找回密码
 注册
关于网站域名变更的通知
查看: 1224|回复: 4
打印 上一主题 下一主题

什么是毛刺(glitch)?又如何消除呢?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-3-8 13:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
什么是毛刺(glitch)?又如何消除呢?
+ i# o* s/ m3 s# F- h$ M2 A2 [0 _8 I

该用户从未签到

2#
发表于 2023-3-8 14:36 | 只看该作者
由于信号在FPGA内部通过不同的逻辑单元以及不同的走线到达逻辑门时产生延时,在多路信号变化的瞬间,组合逻辑电路常常产生小的尖峰,即毛刺信号。6 x5 `3 w) \! Y" V# b
毛刺信号有可能对下一级电路产生误触发,从而导致系统出错;这是由FPGA内部结构特性决定的,该现象在FPGA设计中是不可避免的。

该用户从未签到

3#
发表于 2023-3-8 14:59 | 只看该作者
利用冗余项法,修改函数表达式
! T( B2 I# ?* a  _' S5 Y若函数表达式中可能会出现A+A’状态,或卡诺图中出现两圆相切的情形,对应的电路就可能会产生险象,因此需要增加冗余项来消除险象。
; ]) n. e0 k' z: Y但对于计数器型产生的毛刺是无法消除的。

该用户从未签到

4#
发表于 2023-3-8 15:27 | 只看该作者
由于冒险多出现在信号发生电平跳变的时刻,即在输出信号的建立时间内会产生毛刺,而在保持时间内不会出现,因此,在输出信号的保持时间内对其进行采样,就可以消除毛刺信号的影响;
; W3 N4 ]8 }* N+ l4 O' V3 w* l" o3 O; \  o常用的采样方法有 2 种:
) [8 Q/ U2 [& j! Z8 Z一种使用一定宽度的高电平脉冲与输出相与,从而避开了毛刺信号,取得输出信号的电平值。这种方法必须保证采样信号在合适的时间产生,并且只适用于对输出信号时序和脉冲宽度要求不严的情况。  ]1 _6 D$ Q: _
另一种更常见的方法叫锁存法,利用D触发器的输入端对毛刺信号不敏感的特点,在输出信号的保持时间内,用触发器读取组合逻辑的输出信号。由于在时钟的上升沿时刻,输出端Q=D,当输入的信号有毛刺时,只要不发生在时钟的上升沿时刻,输出就不会有毛刺。这种方法类似于将异步电路转化为同步电路,实现简单,但同样会涉及到时序问题。

该用户从未签到

5#
发表于 2023-3-8 15:47 | 只看该作者
吸收法
  I% w0 U" V, \" r由于产生的毛刺实际上是高频窄脉冲,在输出端接上小电容进行滤波,就可以滤除毛刺。但输出波形的边沿性变差,在对波形要求较严格时,应再加入整形电路,该方法不宜在中间级使用。) t4 x2 V) v8 s

1 ^# R; x$ G/ t, `3 J$ a延迟法(感觉不太靠谱的样子)" J( f+ I4 c) ^6 K& D) ~
因为毛刺最终是由于延迟造成的,所以可以找出产生延迟的支路。对于相对延迟小的支路,加上毛刺宽度的延迟可以消除毛刺。但有时随着负载增加,毛刺会继续出现,而且,当温度变化,所加的电压变化或要增加逻辑门时,所加的延迟是不同的,必须重新设计延迟线,因而这种方法也是有局限性的。而且采用延迟线的方法产生延迟会由于环境温度的变化而使系统可靠性变差。
' L( X  i/ b( f# {& I4 F, {' X
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 08:59 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表