找回密码
 注册
关于网站域名变更的通知
查看: 295|回复: 2
打印 上一主题 下一主题

FPGA学习之疑惑

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-3-7 06:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
做了十三年的硬件工程师,后三年开始接触FPGA
1 K( O* V' s) v6 W自己学习了Verilog及FPGA的基本知识,目前对于基本的编程还可以,懂得低速UART、SPI、IIC接口的应用,能了解GMII接口的设计。对于高速接口的应用
7 U  r* c& D- \  T还没有接触过,比如USB、PCIE、DDR等方面。- a8 J% R4 @! p; p! ~5 p
关于静态时序分析,只会简单的时钟约束,对于I/O的input delay和output delay,没有用到,也不熟悉如何运用,纯逻辑的max delay和min delay也没用到。
. q6 j% B7 c5 Q& n就像广大网友说的一样,Verilog入门简单,往高处深处难,我目前就是在这种阶段。$ G  q# m4 n, a
广大FPGA的前辈们,你们学习路上是否有这种经历,我该如何继续学习,能否帮忙指点指点。(希望以后的学习与芯片功能测试也有关系)
* G& g* f! O. T2 Q1 L; o7 J# D# k. Z另外,能否推荐一些FPGA的好书籍。
& M( X1 F+ }* G% d0 k6 i

该用户从未签到

2#
发表于 2023-3-7 16:10 | 只看该作者
系统规划、! [9 n0 [$ J7 {" z
设计输入、# x: i& U0 Z3 u% h$ X2 Z7 O: Q, M
行为仿真、
0 a" i  z( Z" T! S逻辑综合、
' o/ S* ~9 M3 ~7 F综合后仿真(可选)、8 b9 |/ F) U5 X& @) c
综合后设计分析(时序及资源)、! w( d* u7 O+ {, w- p) _( h
设计实现(包括布局布线及优化)、
$ e$ a' A2 R. x3 |0 S布线后仿真、& s  u& ^. T$ k& g0 I, ~
板级调试、
* d& `5 D0 X6 L8 r# A7 X8 f: s程序固化。

点评

这是FPGA设计的流程,不是FPGA学习的建议  详情 回复 发表于 2023-3-8 22:33

该用户从未签到

3#
 楼主| 发表于 2023-3-8 22:33 | 只看该作者
Dollche 发表于 2023-3-7 16:10! f8 o' I: q3 R
系统规划、& _0 }8 m; q6 v
设计输入、; i! h& X) |2 I
行为仿真、
* {/ ~: J0 I- s/ T3 ~; @
这是FPGA设计的流程,不是FPGA学习的建议4 S( z. d3 Z6 W4 K
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 09:00 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表