找回密码
 注册
关于网站域名变更的通知
查看: 643|回复: 3
打印 上一主题 下一主题

为什么尽量采用D触发器而不采用D锁存器?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-3-1 14:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
为什么尽量采用D触发器而不采用D锁存器?. s8 {9 M, K) O

该用户从未签到

2#
发表于 2023-3-1 15:52 | 只看该作者
D触发器是指由时钟边沿触发的存储器单元,锁存器指⼀个由信号⽽不是时钟控制的电平敏感的设备。锁存器通过锁存信号控制,不锁存数据时,输出端的信号随输⼊信号变化,就像信号通过缓冲器⼀样,⼀旦锁存信号起锁存作⽤,则数据被锁住,输⼊信号不起作⽤。

该用户从未签到

3#
发表于 2023-3-1 16:07 | 只看该作者
锁存器和D触发器实现的逻辑功能基本相同,都是暂存数据。由与⾮门搭建的话,锁存器所耗⽤的逻辑资源⽐D触发器少,所以使⽤锁存器有更⾼的集成度,但锁存器有缺点,容易冒险

该用户从未签到

4#
发表于 2023-3-1 17:24 | 只看该作者
对⽑刺敏感,⽑刺信号会传递下去,⽆异步复位端,不能在芯⽚上电时处在⼀个确定的状态;
$ x" H" t# s& [( C5 J6 v; l会使静态时序分析变得复杂,可测性不好,不利于设计的可重⽤,所以当今的ASIC设计中除了CPU这种甚⾼速电路,⼀般不提倡使⽤锁存器;+ w' f' D8 x3 S& g+ B0 V% E
FPGA器件中有⼤量的D触发器结构⽽没有锁存器这种现成的结构,使⽤锁存器会更耗资源,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 12:34 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表