产品EMC辐射发射超标原因有哪些？

nolita

5 Q" g& G2 E8 j, N
8 c# m4 z! K. ^/ G" l/ A1 F4 q造成EMC辐射超标的原因是多方面的，接口滤波不好，结构屏效低，电缆设计有缺陷都有可能导致辐射发射超标，但产生辐射的根本原因却在PCB的设计。从EMC方面来关注PCB，主要关注这几个方面：! }1 Q/ ~. L; k) j* d

% b) b2 g( g$ y) i6 t% n- ~; C/ H. V⑴从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别作电源层、地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间辐射的能力。
2 Y1 r. J- T+ b. p8 p( q* q- G1 ~' r) c$ x
* a  X- m5 g. M$ j7 t0 G8 B⑵电源线、地线、印制板走线对高频信号应保持低阻抗。在频率很高的情况下，电源线、地线、或印制板走线都会成为接收与发射骚扰的小天线。降低这种骚扰的方法除了加滤波电容外，更值得重视的是减小电源线、地线及其他印制板走线本身的高频阻抗。因此，各种印制板走线要短而粗，线条要均匀。, r6 v# I) @) ~
  Z6 ]1 |8 ~# x. U% ~! |& \+ V5 R% J# x9 b
⑶电源线、地线及印制导线在印制板上的排列要恰当，尽量做到短而直，以减小信号线与回线之间所形成的环路面积。
; L0 T3 V! Q0 B% W+ Y. l, A3 D3 C3 }. ~: |, L: V9 f; [/ b* Y
9 }) g( w% @8 z7 z⑷电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合。
4 o0 x' B; ?# P4 A" _) @
在PCB的不同的设计阶段所关注的问题点不同。, r% v) }. t; X* f9 [$ u0 e
) v, n2 _  Y) D- R# j
% L* o. A/ b. d. R# ?. V% n! _在元器件布局阶段需要注意：3 F" r/ P, m- L  [9 ~

1、接口信号的滤波、防护和隔离等器件是否靠近接口连接器放置，先防护，后滤波；电源模块、滤波器、电源防护器件是否靠近电源的入口放置，尽可能保证电源的输入线最短，电源的输入输出分开，走线互不交叉；8 G$ N8 f$ F- k! [$ j5 ^- W
& L6 }' `( ]  y2 B5 t
2、晶体、晶振、继电器、开关电源等强辐射器件或敏感器件是否远离单板拉手条、连接器；6 G/ a' L9 E3 G2 I# O
5 V4 I& `7 d; h9 }3 p' q
6 s6 {+ q8 a6 J3 i. ]3、滤波电容是否靠近IC的电源管脚放置，位置、数量适当；& c' a. H  F/ H
' g4 @, I) r+ ~: w) l
' I0 k0 ]( s9 v9 ?. [' @4、时钟电路是否靠近负载，且负载均衡放置；

4 M- g1 @# _" e4 g4 J5、接口滤波器件的输入、输出是否未跨分割区；除光耦、磁珠、隔离变压器、A/D、D/A等器件外，其它器件是否未跨分割区；
7 q7 K! a. X( d% {( k& m' k+ R5 M7 ?' W1 j% |3 e) N' q
在PCB布线阶段需要注意：
6 k& f1 n1 J+ J% i1 `- C
4 Y: u4 w3 q$ c8 l8 z- @  i1、电源、地的布线处理无地环路，电源及与对应地构成的回路面积小；* A) _7 Q' P0 R* D. m
6 s0 Z. I0 m% G* m$ Z+ M
) y! \8 r& g: W' h4 n; {2、差分信号线对是否同层、等长、并行走线，保持阻抗一致，差分线间无其他走线；
9 U# k  L& A, u# Z* C: ^1 E
! `  J& m5 s7 L/ X4 z: R3、时钟等关键信号线是否布内层（优先考虑优选布线层），并加屏蔽地线或与其他布线间距满足3W原则，关键信号走线是否未跨分割区；
0 ?9 t" s! V  D5 L( V0 ^
6 Y% Q) [( E3 S- ^6 f" a4、是否无其他信号线从电源滤波器输入线下走线，滤波器等器件的输入、输出信号线是否未互相并行、交叉走线；
! V7 }( ]+ L( k: o: N+ l, D
; q4 e. a8 b; s尽管我们制定了种种PCB布局布线规则，但是在实现这些规则的时候，无论我们如何努力，设计中的缺陷总是象病魔一样挥之不去。因为实际设计的时候总会存在这样或者那样的原因使得我们无法完全满足设计规则。但是往往这些无法满足规则的地方给以后的认证带来麻烦：: I7 B2 y5 A( f# a1 n0 T
$ b" A2 d6 A( L8 W% V- K$ L+ S6 C; U( J- z/ b/ R
1 F0 X# j$ H1 u1 m2 l6 p2 U0 T1.1    辐射源距离接口太近. k) Q4 J2 {' N  c* O/ r
5 C1 J0 j  Z6 ~! U: z0 m
最典型的辐射源莫过于晶振，每一个PCB工程师都知道晶振应该远离I/O接口，但是产品设计工程师所要求的PCB往往尺寸有限，器件繁多，于是在经过种种考虑后，PCB工程师“不得不”把晶振放置在了I/O接口处。无论在其他地方化了多少心思去考虑EMC，一个不合理布局的晶振会很轻易将你的努力毁于一旦。8 Z; _/ o6 F  e/ ~; N8 o
8 I6 r. n5 ^; @' @' n/ w
在PCB设计时首先要考虑辐射源的排放位置，尽量远离拉手条和电源输入端口。对于晶振，在PCB上的影射区域一定要铺铜处理，其输出端引线不允许走PCB的表层，应走在内层（如能再做包地走线处理则更为理想）。另外，PCB层划分和分层也是影响辐射发射指标的一个关键因素，应该结合单板的具体情况统筹考虑处理。

经典案例描述

4 I! _* \  t; k1 ~3 G8 C; qM产品进行EMC摸底测试，发现在50MHz、75MHz频点严重超标，在100MHz、125MHz……等25MHz的倍频点的幅值也很大，接近CLASS A级限值线。
. n3 K/ w5 K9 i# w3 H7 P% z
  w  t) y, J8 V- V) K) \由幅值较高的频点均为25MHz倍频的实验现象，怀疑设备内部存在25MHz晶振并且对该晶振的处理不当。经查，发现有两种接口板上有25MHz晶振。近场探测证实正是这两块板附近25MHz的倍频点发射较大。检查单板的PCB，发现PCB及对晶振的处理主要存在以下缺陷：
1 ^1 A8 S2 C) m1 g$ s# V1 m
1、晶振距离拉手条过近；
* c  y. v4 j/ [  t: r2、晶振输出端引线在PCB的表层上走了很远一段距离；
3、晶振在PCB上的影射区域没有完整的铺铜；' h/ D9 R, ~3 ^( S! ^! V
4、晶振距离电源输入端口距离过近；& F  P- h6 @) ]" h/ {  s
6 s1 m% L' b  `5、PCB分层不合理，其中一块6层板只有一层是作了很多分割的地层。( E: e, E! u1 a
" z5 {# c6 e8 n( M: z7 K9 w$ e
这些因素为晶振上的骚扰提供了传播途径，骚扰可以通过临近的走线和电源线耦合到其他单板和电缆，同时还可以通过空间直接耦合到机盒外，引起辐射发射超标。- Z7 I% c& Z- s! p/ ?) J+ D
, F, z) [7 R* y$ a& c, k: D! Y# i* A
& T1 M  d4 X7 P% v在晶振的外壳上用铜箔进行局部屏蔽和接地处理后重新测试，100MHz～300MHz之间的25MHz的谐波基本消除，50MHz和75MHZ频点的幅值也大幅下降了近10dB，可以达到指标的要求，测试通过。