找回密码
 注册
关于网站域名变更的通知
查看: 65|回复: 0
打印 上一主题 下一主题

数字电路PCB的 EMI控制技术

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-2-15 16:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
  在处理各种形式的EMI时,必须具体问题具体分析。在数字电路的PCB设计中,可以从下列几个方面进行EMI控制。" F6 @! q8 A1 Y& j) B9 |3 L" o' K/ E6 k3 t& M- b, |5 X8 t
器件选型$ m+ U! s- [- H5 {- @  M6 P5 P/ D
      在进行EMI设计时,首先要考虑选用器件的速率。任何电路,如果把上升时间为5ns的器件换成上升时间为2.5ns的器件,EMI会提高约4倍。EMI的辐射强度与频率的平方成正比,最高EMI频率(fknee)也称为EMI发射带宽,它是信号上升时间而不是信号频率的函数:fknee =0.35/Tr (其中Tr为器件的信号上升时间)4 s/ T5 n' _% k& e/ W- Q( J1 ?# {6 Y: _8 `
  这种辐射型EMI的频率范围为30MHz到几个GHz,在这个频段上,波长很短,电路板上即使非常短的布线也可能成为发射天线。当EMI较高时,电路容易丧失正常的功能。因此,在器件选型上,在保证电路性能要求的前提下,应尽量使用低速芯片,采用合适的驱动/接收电路。另外,由于器件的引线管脚都具有寄生电感和寄生电容,因此在高速设计中,器件封装形式对信号的影响也是不可忽视的,因为它也是产生EMI辐射的重要因素。一般地,贴片器件的寄生参数小于插装器件,BGA 封装的寄生参数小于QFP 封装。9 U$ p8 F: M8 t2 P' W$ L
1 o# ~5 B/ g+ S6 `( L连接器的选择与信号端子定义( V! t0 x5 A+ P( x
      连接器是高速信号传输的关键环节,也是易产生EMI的薄弱环节。在连接器的端子设计上可多安排地针,减小信号与地的间距,减小连接器中产生辐射的有效信号环路面积,提供低阻抗 回流通路。必要时,要考虑将一些关键信号用地针隔离。
6 G8 b9 X/ ~- r: {叠层设计0 l, V! U- ~" }. j: A( C
    在成本许可的前提下,增加地线层数量,将信号层紧邻地平面层可以减少EMI辐射。对于高速PCB,电源层和地线层紧邻耦合,可降低电源阻抗,从而降低EMI; D' S$ V* B, Z" U
6 u! ?. K* k' l9 t1 G1 X' L) [布局2 b7 V3 E6 K1 G( R/ h1 }
      根据信号电流流向,进行合理的布局,可减小信号间的干扰。合理布局是控制EMI的关 键。布局的基本原则是:+ [8 x% Y$ r) c: J6 r2 @" C' @4 L( m; d( l+ |
模拟信号易受数字信号的干扰,模拟电路应与数字电路隔开;5 f. W, r+ ~* z# f4 m7 `& h9 Q' R2 t
时钟线是主要的干扰和辐射源,要远离敏感电路,并使时钟走线最短;4 Z6 P+ n0 m- ]; z" U# _9 R' o3 M  w+ m9 A* {
大电流、大功耗电路尽量避免布置在板中心区域,同时应考虑散热和辐射的影响;
1 }; L# \% m+ R. n, z连接器尽量安排在板的一边,并远离高频电路;; ^, ], X# Z5 {$ y: `
输入/输出电路靠近相应连接器,去耦电容靠近相应电源管脚;0 G+ O3 H% g) A! M6 C
充分考虑布局对电源分割的可行性,多电源器件要跨在电源分割区域边界布放,以有效降低平面分割对EMI的影响;
# X! U- [/ t2 A回流平面(路径)不分割。  Q% X+ U9 O; B% _$ e  ?* G2 r, e
布线1 s# E1 @7 h8 B  [' n
      ●阻抗控制:高速信号线会呈现传输线的特性,需要进行阻抗控制,以避免信号的反射、过冲和振铃,降低EMI辐射。/ J1 V9 `! F0 K( S5 u/ L. R0 O; T; c( {* W7 \
将信号进行分类,按照不同信号(模拟信号、时钟信号、I/O信号、总线、电源等)的EMI辐射强度及敏感程度,使干扰源与敏感系统尽可能分离,减小耦合。$ x" P( o6 U' J0 Q+ o# |5 X# k; l
1 y: {/ F/ u" v1 d3 M+ w) [严格控制时钟信号(特别是高速时钟信号)的走线长度、过孔数、跨分割区、端接、布线层、回流路径等。0 g. ~* Y$ W) n/ q& H& ]5 ]
信号环路,即信号流出至信号流入形成的回路,是PCB设计中EMI控制的关键,在布线时必须加以控制。要了解每一关键信号的流向,对于关键信号要靠近回流路径布线,确保其环路面积最小。(# q+ E! v0 C7 T7 B, q8 @) G% g* Y# P% a

/ g. M" J+ S1 g) q. c1 a对低频信号,要使电流流经电阻最小的路径;对高频信号,要使高频电流流经电感最小的路径,而非电阻最小的路径(见图1)。对于差模辐射,EMI辐射强度(E)正比于电流、电流环路的面积以及频率的平方。(其中I是电流、A是环路面积、f是频率、r是到环路中心的距离,k为常数。+ e# x; p: K8 a9 T4 B3 [: p3 J( e3 W
  因此当最小电感回流路径恰好在信号导线下面时,可以减小电流环路面积,从而减少EMI辐射能量。
" f9 U0 n) k9 }0 t, l* t" E% `$ _1 M; f关键信号不得跨越分割区域。, e0 ~" }0 S7 X& t6 `
高速差分信号走线尽可能采用紧耦合方式。
$ j0 ?3 w: x8 k* o" e$ w5 ?$ C3 r4 a9 w确保带状线、微带线及其参考平面符合要求。
2 ^6 m5 b# t0 u' s! n去耦电容的引出线应短而宽。
, ]9 J9 i  d" W6 F3 E, y2 m8 T所有信号走线应尽量远离板边缘。+ L  i2 R" M% s
对于多点连接网络,选择合适的拓扑结构,以减小信 号反射,降低EMI辐射。
2 `1 ]/ K% P* U" H8 D- C: _
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-3 09:11 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表