找回密码
 注册
关于网站域名变更的通知
查看: 195|回复: 2
打印 上一主题 下一主题

在fpga用逻辑门画出D触发器。

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-2-13 10:27 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA用逻辑门画出D触发器。
6 t" h# I. s1 z% ^& e" S7 p

该用户从未签到

2#
发表于 2023-2-13 11:12 | 只看该作者
本帖最后由 名字好听吗 于 2023-2-13 11:13 编辑 4 d1 b5 Q* ^* C" N0 }

4 _/ y9 S' I% l! h" F1 A( D电平触发的D触发器(D锁存器)(在SR触发器的基础之上,将SR两端用D改进)* ]5 R# S5 a3 C1 T

" `' `! D" c0 L! u; g

该用户从未签到

3#
发表于 2023-2-13 13:31 | 只看该作者
本帖最后由 tick_tock 于 2023-2-13 13:36 编辑
8 ~) U4 K' U- B3 j+ b" s6 x# V" U) P
边沿触发的D触发器,有两个D锁存器构成(CMOS主从D触发器)4 S, d0 `; @# p- \: [, M
, E/ C: ]% f+ D1 v  U
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 12:32 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表