FPGA管脚调整的注意事项

PS_PS

FPGA管脚的调整
随着FPGA的不断开发，其功能越来越强大，也给其布线带来了很大的便捷性—管脚的调整。# E5 l' I/ j1 F# G0 @% I" L
对于密集的板卡，走线时可以不再绕来绕去，而是根据走线的顺序进行信号的调整，然后通过软件编程来校正信号的通信就可以了。在调整FPGA管脚之前必须熟悉几点注意事项。
2 `' a4 [% I$ B) ]+ a
' t1 o  H& e+ E: G  t2 \6 ~0 j
FPGA管脚调整的注意事项. Z8 O: K$ Y6 n! E
（1）如图所示，当存在VRN/VRP管脚连接上/下拉电阻时，不可以调，VRN/VRP管脚提供一个参考电压供DCI内部电路使用，DCI内部电路依据此参考电压调整I/O输出阻抗与外部参考电阻R匹配。
( f% a4 h3 n( l$ u（2）一般情况下，相同电压的Bank之间是可以互调的，但部分客户会要求在Bank内调整，所以调整之前要跟客户商量好，以免做无用功。  H: H: }( c# p! x( V1 O% _
2 d$ n* Y8 }: R/ }9 {$ d* c（3）做差分时，“P”“N”分别对应正、负，不可相互之间调整。
（4）全局时钟要放在全局时钟管脚的P端口，不可以随便调整。