高速电路中的电阻端接到底的作用是什么？

messed

众所周知，电路中如果阻抗不连续，就会造成信号的反射，引起上冲下冲、振铃等信号失真，严重影响信号质量，出现EMC问题。所以在进行电路设计的时候阻抗匹配是很重要的考虑因素。8 U# V4 E) Q  E* L) e

. D8 Z9 O, X0 o对我们的PCB走线进行阻抗控制已经不是什么高深的技术了，基本上是每个硬件工程师必备的基本能力。但在具体电路中，只考虑走线的阻抗还不够。实际电路都是由发送端、连线和接收端共同组成的。我们希望做到的是整个链路的阻抗都一致。但是实际电路中很难做到这一点，一般发送端的输出阻抗会比较小，而接收端的输入阻抗又很高，那么要处理好这对矛盾，端接就成为一种很自然的手段。因此，端接的本质依然是阻抗匹配，这个是进行PCB设计的重中之重。
常见的端接方式有下面几种：串联端接、并联端接、戴维宁端接和RC网络端接。
3 U' p  _" S5 ?6 i7 p$ ?  r下面就简单介绍一下几种端接方式的区别和优缺点。

串联端接+ L. y! B4 h1 A9 [& W

9 R4 @( v6 {# G0 L" B
$ A1 u# h8 B& |5 q
3 m, @' Q: i$ Z: Z6 S9 O这是我们最容易想到也最常用的一种端接方式。发送端的输出阻抗比较小，那么我们在电路上直接串联一个电阻，使得输出阻抗加上电阻阻值的总阻抗等于传输线阻抗，这样就能保证阻抗的连续性，减小信号的反射。串联端接实现比较简单，缺点也比较明显。由于线路中串联了电阻，会影响信号的上升时间，这在高速电路中可能会引起问题。另外由于电阻的分压，使得发送端输出减小。串联端接的电阻要放在尽量靠近发送端的位置，以便能发挥更好的作用。

- t# r4 ^% I- ~8 ]! v& e; i并联端接
* x9 X% o3 Y, K0 V$ ?8 K- ~& C+ c1 p

9 [& B$ y. W7 L& W! Y1 @/ z' E1 k& \

' Y3 r, U2 m+ B' b8 v& t当接收端的输入阻抗比较大时，我们可以考虑在接收端并联端接一个电阻到地或者到电源。电阻的阻值等于走线的特征阻抗。通过这种方式实现阻抗匹配。这种方式和串联端接一样简单易行，缺点是会消耗直流功率。上拉的时候能提高驱动能力，下拉的时候能提高对电流的吸收能力。( O* [3 j3 Y0 ^' s; t: O
7 f6 T2 y+ e1 F4 E! y" d" }  n戴维宁端接
/ a; e8 ^* M; K9 L4 G1 H
2 }+ O: F- J6 M$ m: \8 f, `. F
3 H3 c& t+ w7 P% k2 ?/ x% m' C& z2 L. G9 Y

戴维宁端接就是采用上拉电阻和下拉电阻来共同组成端接电路，使得戴维宁等效阻抗等于传输线的特征阻抗以实现阻抗匹配。戴维宁端接的优点是上拉电阻和下拉电阻都能用来吸收反射，在电路上没有信号的时候，还能够为电路提供一个直流电平，适合总线应用。但是缺点也很明显，那就是由于电阻的存在，该电源和地之间存在直流通路，直流功耗较大。
9 i  |8 R! e: Z( `! o& mRC网络端接* [/ N( w$ {' w/ x) H
6 O( I; T) E* i+ X# r& m* A" j7 g! A. g( O. L
6 g+ l' A2 I/ }7 J3 q, Z/ |$ J* M( A0 ]# M6 d
2 t4 Q) }" y0 C' b1 y! E
' Y; {7 n' v4 p7 w' z* J& n$ U% n5 _5 m6 ]# B; K; g* p. }3 Y* M
RC网络端接是并联端接的升级版，就是在并联到地的电阻下面再增加一颗电容。这样既能够和并联端接一样减小反射，同时由于电容的存在隔离了直流，减小了直流功耗。当然缺点也很明显，RC电路的时间常数会影响信号的上升时间，在高速电路使用中要仔细计算。
7 Z4 V0 h/ [7 b! n! Z