高速电路中的电阻端接到底的作用是什么？

messed

众所周知，电路中如果阻抗不连续，就会造成信号的反射，引起上冲下冲、振铃等信号失真，严重影响信号质量，出现EMC问题。所以在进行电路设计的时候阻抗匹配是很重要的考虑因素。8 U# V4 E) Q  E* L) e
( W3 x5 h5 q" e/ B( C2 f6 N' g
! A3 B' u1 Q9 H1 o- |9 Z, Y9 c5 f对我们的PCB走线进行阻抗控制已经不是什么高深的技术了，基本上是每个硬件工程师必备的基本能力。但在具体电路中，只考虑走线的阻抗还不够。实际电路都是由发送端、连线和接收端共同组成的。我们希望做到的是整个链路的阻抗都一致。但是实际电路中很难做到这一点，一般发送端的输出阻抗会比较小，而接收端的输入阻抗又很高，那么要处理好这对矛盾，端接就成为一种很自然的手段。因此，端接的本质依然是阻抗匹配，这个是进行PCB设计的重中之重。
, p5 h8 M; v& V" ?常见的端接方式有下面几种：串联端接、并联端接、戴维宁端接和RC网络端接。
下面就简单介绍一下几种端接方式的区别和优缺点。
) F( Z& g, ]- F3 k3 W

串联端接+ L. y! B4 h1 A9 [& W
4 c2 E3 x& F9 n4 @! y$ ^
- \  O8 E; x- ~1 a) B; O: D5 L9 R4 @( v6 {# G0 L" B

1 G( q% O- V' k1 A7 I这是我们最容易想到也最常用的一种端接方式。发送端的输出阻抗比较小，那么我们在电路上直接串联一个电阻，使得输出阻抗加上电阻阻值的总阻抗等于传输线阻抗，这样就能保证阻抗的连续性，减小信号的反射。串联端接实现比较简单，缺点也比较明显。由于线路中串联了电阻，会影响信号的上升时间，这在高速电路中可能会引起问题。另外由于电阻的分压，使得发送端输出减小。串联端接的电阻要放在尽量靠近发送端的位置，以便能发挥更好的作用。
% j  d: Z) [& K( }; Q, Q6 o0 \- V
并联端接
$ ?8 K- ~& C+ c1 p
) K& J' S% m& @% {9 J9 I) O- u
* d; h& V5 |: v+ z1 @/ z' E1 k& \
, f: N. n! A$ h! G
/ D% A$ n) C$ s! r! e" ?当接收端的输入阻抗比较大时，我们可以考虑在接收端并联端接一个电阻到地或者到电源。电阻的阻值等于走线的特征阻抗。通过这种方式实现阻抗匹配。这种方式和串联端接一样简单易行，缺点是会消耗直流功率。上拉的时候能提高驱动能力，下拉的时候能提高对电流的吸收能力。( O* [3 j3 Y0 ^' s; t: O
戴维宁端接

7 j( j" r+ T0 |. b
/ x% m' C& z2 L. G9 Y

8 P; D4 _0 _4 s- u. k戴维宁端接就是采用上拉电阻和下拉电阻来共同组成端接电路，使得戴维宁等效阻抗等于传输线的特征阻抗以实现阻抗匹配。戴维宁端接的优点是上拉电阻和下拉电阻都能用来吸收反射，在电路上没有信号的时候，还能够为电路提供一个直流电平，适合总线应用。但是缺点也很明显，那就是由于电阻的存在，该电源和地之间存在直流通路，直流功耗较大。
RC网络端接* [/ N( w$ {' w/ x) H
- X0 k) [  G8 z$ C: b9 }9 A6 D  I; U& m* A" j7 g! A. g( O. L
3 q, Z/ |$ J* M( A0 ]# M6 d
2 t4 Q) }" y0 C' b1 y! E
% J) ~" k# B/ B+ ^7 q4 }  w1 m  c% n5 _5 m6 ]# B; K; g* p. }3 Y* M
RC网络端接是并联端接的升级版，就是在并联到地的电阻下面再增加一颗电容。这样既能够和并联端接一样减小反射，同时由于电容的存在隔离了直流，减小了直流功耗。当然缺点也很明显，RC电路的时间常数会影响信号的上升时间，在高速电路使用中要仔细计算。
2 B2 @( v/ x. E* S: s; B