FPGA/CPLD设计四大技巧

Blah

导读： 本文讨论的四种常用FPGA/cpld设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/cpld逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作中取得事半功倍的效果。/ y' s! p% i# k3 ]9 r
' [/ c4 m* J; d/ ?) L: A. g* M# S8 J+ J1 }. K2 d+ @
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
4 N0 Y% X, k1 R: s$ W9 r% k
! t# W# M/ C; g$ p% aFPGA/CPLD的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，希望本文能引起工程师们的注意，如果能有意识地利用这些原则指导日后的设计工作，将取得事半功倍的效果！0 r) k" n9 e$ y

1、乒乓操作: }9 S: k" X# x1 C* U9 p% G
9 K, c. f/ L6 q! D
“乒乓操作”是一个常常应用于数据流控制的处理技巧，典型的乒乓操作方法如图1所示。
$ |( e8 K! O  \. r6 g: g9 x! m
乒乓操作的处理流程为：输入数据流通过“输入数据选择单元”将数据流等时分配到两个数据缓冲区，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM（DPRAM）、单口RAM（SPRAM）、FIFO等。在第一个缓冲周期，将输入的数据流缓存到“数据缓冲模块1”；在第2个缓冲周期，通过“输入数据选择单元”的切换，将输入的数据流缓存到“数据缓冲模块2”，同时将“数据缓冲模块1”缓存的第1个周期数据通过“输入数据选择单元”的选择，送到“数据流运算处理模块”进行运算处理；在第3个缓冲周期通过“输入数据选择单元”的再次切换，将输入的数据流缓存到“数据缓冲模块1”，同时将“数据缓冲模块2”缓存的第2个周期的数据通过“输入数据选择单元”切换，送到“数据流运算处理模块”进行运算处理。如此循环。$ u1 h+ E1 m# b( L, p

) e' L! S6 \  ?( y1 Z5 |
( b* X. R7 J, O& j! o0 W乒乓操作的最大特点是通过“输入数据选择单元”和“输出数据选择单元”按节拍、相互配合的切换，将经过缓冲的数据流没有停顿地送到“数据流运算处理模块”进行运算与处理。把乒乓操作模块当做一个整体，站在这个模块的两端看数据，输入数据流和输出数据流都是连续不断的，没有任何停顿，因此非常适合对数据流进行流水线式处理。所以乒乓操作常常应用于流水线式算法，完成数据的无缝缓冲与处理。, R: ?! ]  u: |7 q& F
9 S. |( z: [) t* ?
乒乓操作的第二个优点是可以节约缓冲区空间。比如在WCDMA基带应用中，1个帧是由15个时隙组成的，有时需要将1整帧的数据延时一个时隙后处理，比较直接的办法是将这帧数据缓存起来，然后延时1个时隙进行处理。这时缓冲区的长度是1整帧数据长，假设数据速率是3.84Mbps，1帧长10ms，则此时需要缓冲区长度是38400位。如果采用乒乓操作，只需定义两个能缓冲1个时隙数据的RAM（单口RAM即可）。' Y5 Q9 b1 b/ v9 {" I. n- D* h
' z6 z1 U5 p. ^; c6 C
8 o8 A" j. q9 `) ?0 N当向一块RAM写数据的时候，从另一块RAM读数据，然后送到处理单元处理，此时每块RAM的容量仅需2560位即可，2块RAM加起来也只有5120位的容量。5 Q+ G8 R6 T6 Q4 {1 @5 m2 b
9 X- _0 V. i& B

( o+ j* Y) N+ K! T
, A" F2 e) X3 O* _另外，巧妙运用乒乓操作还可以达到用低速模块处理高速数据流的效果。如图2所示，数据缓冲模块采用了双口RAM，并在DPRAM后引入了一级数据预处理模块，这个数据预处理可以根据需要的各种数据运算，比如在WCDMA设计中，对输入数据流的解扩、解扰、去旋转等。假设端口A的输入数据流的速率为100Mbps，乒乓操作的缓冲周期是10ms。以下分析各个节点端口的数据速率。
) n$ E- g# ]0 c$ X
A端口处输入数据流速率为100Mbps，在第1个缓冲周期10ms内，通过“输入数据选择单元”，从B1到达DPRAM1。B1的数据速率也是100Mbps，DPRAM1要在10ms内写入1Mb数据。同理，在第2个10ms，数据流被切换到DPRAM2，端口B2的数据速率也是100Mbps，DPRAM2在第2个10ms被写入1Mb数据。在第3个10ms，数据流又切换到DPRAM1，DPRAM1被写入1Mb数据。
4 U7 U) e! t% }! H# }8 T7 f1 i( y7 U
仔细分析就会发现到第3个缓冲周期时，留给DPRAM1读取数据并送到“数据预处理模块1”的时间一共是20ms。有的工程师困惑于DPRAM1的读数时间为什么是20ms，这个时间是这样得来的：首先，在在第2个缓冲周期向DPRAM2写数据的10ms内，DPRAM1可以进行读操作；; s0 c5 j) g# G6 O, f
3 F' h" }6 }2 m0 T" w8 I) t. n7 D% `; l1 Q
6 h' s8 S2 N0 v) s8 x$ H; z
在第1个缓冲周期的第5ms起（绝对时间为5ms时刻），DPRAM1就可以一边向500K以后的地址写数据，一边从地址0读数，到达10ms时，DPRAM1刚好写完了1Mb数据，并且读了500K数据，这个缓冲时间内DPRAM1读了5ms；在第3个缓冲周期的第5ms起（绝对时间为35ms时刻），同理可以一边向500K以后的地址写数据一边从地址0读数，又读取了5个ms，所以截止DPRAM1第一个周期存入的数据被完全覆盖以前，DPRAM1最多可以读取20ms时间，而所需读取的数据为1Mb，所以端口C1的数据速率为：1Mb/20ms=50Mbps。因此，“数据预处理模块1”的最低数据吞吐能力也仅仅要求为50Mbps。同理，“数据预处理模块2”的最低数据吞吐能力也仅仅要求为50Mbps。换言之，通过乒乓操作，“数据预处理模块”的时序压力减轻了，所要求的数据处理速率仅仅为输入数据速率的1/2。. \: [: k7 D+ h6 o' A

6 F) e' M1 e; H; P  f# b7 X  j( H通过乒乓操作实现低速模块处理高速数据的实质是：通过DPRAM这种缓存单元实现了数据流的串并转换，并行用“数据预处理模块1”和“数据预处理模块2”处理分流的数据，是面积与速度互换原则的体现！
' ~* j5 V: }/ L' p/ z  {( q- }, W+ A* A7 M
( n, |) P6 x4 j4 ?2 `9 _/ c/ Q2、串并转换设计技巧9 j& J9 E6 {! J( F' \
9 y: D! w" b9 N9 X9 k/ {* t
+ ^. s& R" E. z5 v: Q7 ?串并转换是FPGA设计的一个重要技巧，它是数据流处理的常用手段，也是面积与速度互换思想的直接体现。) C2 _, x7 b. U( \

# m1 d  e  C$ X9 I  e, ^& c串并转换的实现方法多种多样，根据数据的排序和数量的要求，可以选用寄存器、RAM等实现。前面在乒乓操作的图例中，就是通过DPRAM实现了数据流的串并转换，而且由于使用了DPRAM，数据的缓冲区可以开得很大，对于数量比较小的设计可以采用寄存器完成串并转换。如无特殊需求，应该用同步时序设计完成串并之间的转换。比如数据从串行到并行，数据排列顺序是高位在前，可以用下面的编码实现：5 ?/ D+ Y" P- c0 U3 x* b

$ ^% m9 d" g# e2 \) p7 K# I
prl_temp《={prl_temp，srl_in};8 @6 t1 V& ?2 T; _, V, V
, h  ~6 K8 ]# P0 p$ E
其中，prl_temp是并行输出缓存寄存器，srl_in是串行数据输入。
' g+ y8 J) }8 H: \* K
对于排列顺序有规定的串并转换，可以用case语句判断实现。对于复杂的串并转换，还可以用状态机实现。串并转换的方法比较简单，在此不必赘述。7 E% s8 P* z. g; L
2 ?) G; G" |4 p1 j$ R4 d0 n  Z
8 t' V  i5 A& o# i3、流水线操作设计思想! [0 d, r8 F/ N

" M% i% a4 x( i首先需要声明的是，这里所讲述的流水线是指一种处理流程和顺序操作的设计思想，并非FPGA、ASIC设计中优化时序所用的“Pipelining”。. `- D+ V1 C1 Z2 ~8 N) J
9 S3 w! Q3 }1 s; F0 G7 Z: D7 d
流水线处理是高速设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法来提高系统的工作频率。* V: {$ s+ I, i/ u: i
# \* x( p8 k% B( g% n2 `) b
流水线设计的结构示意图如图3所示。其基本结构为：将适当划分的n个操作步骤单流向串联起来。流水线操作的最大特点和要求是，数据流在各个步骤的处理从时间上看是连续的，如果将每个操作步骤简化假设为通过一个D触发器（就是用寄存器打一个节拍），那么流水线操作就类似一个移位寄存器组，数据流依次流经D触发器，完成每个步骤的操作。流水线设计时序如图4所示。

流水线设计的一个关键在于整个设计时序的合理安排，要求每个操作步骤的划分合理。如果前级操作时间恰好等于后级的操作时间，设计最为简单，前级的输出直接汇入后级的输入即可；如果前级操作时间大于后级的操作时间，则需要对前级的输出数据适当缓存才能汇入到后级输入端；如果前级操作时间恰好小于后级的操作时间，则必须通过复制逻辑，将数据流分流，或者在前级对数据采用存储、后处理方式，否则会造成后级数据溢出。) i5 e$ X. {- b4 K% O
* t6 \$ |+ p7 i& ?( _/ I. a6 j8 N5 t7 x6 t
$ E; o% z1 R7 h* C* @在WCDMA设计中经常使用到流水线处理的方法，如RAKE接收机、搜索器、前导捕获等。流水线处理方式之所以频率较高，是因为复制了处理模块，它是面积换取速度思想的又一种具体体现。1 b* N* ?  O2 f$ i' @
+ k2 \5 s! b$ S3 |* G, A' L4 f4 m$ p
4、数据接口的同步方法
. y: c' v' c' [$ F9 y% @  C
3 Q8 F2 j/ f% X5 G' }' t数据接口的同步是FPGA/CPLD设计的一个常见问题，也是一个重点和难点，很多设计不稳定都是源于数据接口的同步有问题。

' X0 Z0 m* [  |0 J1 f# K在电路图设计阶段，一些工程师手工加入BUFT或者非门调整数据延迟，从而保证本级模块的时钟对上级模块数据的建立、保持时间要求。还有一些工程师为了有稳定的采样，生成了很多相差90度的时钟信号，时而用正沿打一下数据，时而用负沿打一下数据，用以调整数据的采样位置。这两种做法都十分不可取，因为一旦芯片更新换代或者移植到其它芯片组的芯片上，采样实现必须从新设计。而且，这两种做法造成电路实现的余量不够，一旦外界条件变换（比如温度升高），采样时序就有可能完全紊乱，造成电路瘫痪。
4 V) H& i8 h$ |! W$ d; H
! ^0 F1 {' I( n- ^0 Z) A+ s下面简单介绍几种不同情况下数据接口的同步方法：% Q3 E, ^; G) z
) r' m; l" D. [* S5 W5 Y; g8 K" J3 J: v. W' R: z0 ]% Q
1. 输入、输出的延时（芯片间、PCB布线、一些驱动接口元件的延时等）不可测，或者有可能变动的条件下，如何完成数据同步？- k* j8 g9 i& I; [, {) g) Q
' Y( l6 F; Z* g# |  i; b
对于数据的延迟不可测或变动，就需要建立同步机制，可以用一个同步使能或同步指示信号。另外，使数据通过RAM或者FIFO的存取，也可以达到数据同步目的。
1 R& u) E" d. C7 h, P& |  u* W

/ f9 O$ L. l9 N/ S把数据存放在RAM或FIFO的方法如下：将上级芯片提供的数据随路时钟作为写信号，将数据写入RAM或者FIFO，然后使用本级的采样时钟（一般是数据处理的主时钟）将数据读出来即可。这种做法的关键是数据写入RAM或者FIFO要可靠，如果使用同步RAM或者FIFO，就要求应该有一个与数据相对延迟关系固定的随路指示信号，这个信号可以是数据的有效指示，也可以是上级模块将数据打出来的时钟。对于慢速数据，也可以采样异步RAM或者FIFO，但是不推荐这种做法。$ g3 ?( L! h2 X
) f" s; m) A5 f) t* x/ [0 Y% Y; `2 s" h. S
# _9 _: t4 b* x* B数据是有固定格式安排的，很多重要信息在数据的起始位置，这种情况在通信系统中非常普遍。通讯系统中，很多数据是按照“帧”组织的。而由于整个系统对时钟要求很高，常常专门设计一块时钟板完成高精度时钟的产生与驱动。而数据又是有起始位置的，如何完成数据的同步，并发现数据的“头”呢？
2 n- z( o3 q. P% p+ b" I0 d7 V$ d
+ k  P' u/ E2 g( ~& c: C, [数据的同步方法完全可以采用上面的方法，采用同步指示信号，或者使用RAM、FIFO缓存一下。; \* @! Y! K0 b, k3 |/ H2 W
/ q  s, K7 @8 s0 O& d$ \0 p% I7 v! d9 J6 k
/ Q9 Z3 E1 q1 F4 `$ s& s找到数据头的方法有两种，第一种很简单，随路传输一个数据起始位置的指示信号即可，对于有些系统，特别是异步系统，则常常在数据中插入一段同步码（比如训练序列），接收端通过状态机检测到同步码后就能发现数据的“头”了，这种做法叫做“盲检测”。
/ j0 O1 p6 z4 S& h& Z# k
上级数据和本级时钟是异步的，也就是说上级芯片或模块和本级芯片或模块的时钟是异步时钟域的。

8 o0 K: `. N1 ~前面在输入数据同步化中已经简单介绍了一个原则：如果输入数据的节拍和本级芯片的处理时钟同频，可以直接用本级芯片的主时钟对输入数据寄存器采样，完成输入数据的同步化；如果输入数据和本级芯片的处理时钟是异步的，特别是频率不匹配的时候，则只有用处理时钟对输入数据做两次寄存器采样，才能完成输入数据的同步化。需要说明的是，用寄存器对异步时钟域的数据进行两次采样，其作用是有效防止亚稳态（数据状态不稳定）的传播，使后级电路处理的数据都是有效电平。但是这种做法并不能保证两级寄存器采样后的数据是正确的电平，这种方式处理一般都会产生一定数量的错误电平数据。所以仅仅适用于对少量错误不敏感的功能单元。

为了避免异步时钟域产生错误的采样电平，一般使用RAM、FIFO缓存的方法完成异步时钟域的数据转换。最常用的缓存单元是DPRAM，在输入端口使用上级时钟写数据，在输出端口使用本级时钟读数据，这样就非常方便的完成了异步时钟域之间的数据交换。( d# Q/ [- N% Z2 l0 Y/ d- f0 Z- q1 }
  j  K4 }8 f1 a# g6 l+ f3 M+ t+ S. T- V& W) {2 p
8 O/ a: Z+ E2 O: G! }. T. K% E: s' \2. 设计数据接口同步是否需要添加约束？2 z1 J+ G6 g7 i" {9 T' i: v
. f9 X( B9 d% L5 d( E
# S4 N# n( L; @/ ]; t建议最好添加适当的约束，特别是对于高速设计，一定要对周期、建立、保持时间等添加相应的约束。0 D$ k8 c. U8 V! ]9 l

! J  ?6 ~% L# x9 b/ X4 {: Z这里附加约束的作用有两点：4 F# x. D# b7 X0 V  d$ N; l
: g& j3 D  [! Y, L' \8 e
- d# Q- _$ x2 Da. 提高设计的工作频率，满足接口数据同步要求。通过附加周期、建立时间、保持时间等约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布线延时，从而提高工作频率，满足接口数据同步要求。

4 E# _* r/ g7 j+ j$ {3 q! {, eb. 获得正确的时序分析报告。几乎所有的FPGA设计平台都包含静态时序分析工具，利用这类工具可以获得映射或布局布线后的时序分析报告，从而对设计的性能做出评估。静态时序分析工具以约束作为判断时序是否满足设计要求的标准，因此要求设计者正确输入约束，以便静态时序分析工具输出正确的时序分析报告。
, ?. {" R% @" D* Y1 u7 T2 v- a- X# N; \
; r/ X$ X9 V' Z. U5 f5 ^Xilinx和数据接口相关的常用约束有Period、OFFSET_IN_BEFORE、OFFSET_IN_AFTER、OFFSET_OUT_BEFORE和OFFSET_OUT_AFTER等；Altera与数据接口相关的常用约束有Period、tsu、tH、tco等。
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
2 K3 K0 l" u" N# R, W' P