高频PCB设计技巧

NJNU

数字器件正朝着高速、低耗、小体积、高抗干扰性的方向发展，这一发展趋势对印刷电路板的设计提出了很多新要求。作者根据多年在硬件设计工作中的经验，总结一些高频布线的技巧，供大家参考。
1 g! r5 u( T8 E, u/ e7 b" `4 `) g
; t: U" w5 b7 i- r! @8 z  （1）高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段。
( m( v/ J' `+ b+ U! P

  （2）高速电路器件管脚间的引线弯折越少越好。高频电路布线的引线最好采用全直线，需要转折，可用45°折线或圆弧转折，满足这一要求可以减少高频信号对外的发射和相互间的耦合。& H/ Y* i( K9 N2 w( Z" L
. g0 N! J+ a$ Z5 _
8 ?1 [# u/ A$ K6 g3 o3 |1 O; l: i
  （3)高频电路器件管脚间的引线越短越好。
2 ]0 T& z  G8 `# {6 b. e& ^6 y0 M$ }5 t9 ^( B1 T+ Z/ ~7 P) u
) m; q/ e. D+ b4 m
  （4)高频电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔（Via）越少越好，据测，一个过孔可带来约0.5 pF的分布电容，减少过孔数能显著提高速度。
* ?; N9 v4 Y0 i3 N  c
, {; t- z2 I; a% H1 ?  S  （5）高频电路布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅度减少干扰。同一层内的平行走线几乎无法避免，但是在相邻的两个层，走线的方向务必取为相互垂直。& Y! a4 E8 K1 t( u5 e


' m, S/ l2 R7 }% \' D# l7 }  （6）对特别重要的信号线或局部单元实施地线包围的措施，即绘制所选对象的外轮廓线。利用此功能，可以自动地对所选定的重要信号线进行所谓的“包地”处理，当然，把此功能用于时钟等单元局部进行包地处理对高速系统也将非常有益。1 w( Y$ v3 W% _0 ]" p; b. \


  （7）各类信号走线不能形成环路，地线也不能形成电流环路。; O3 G0 m' @  J
: V7 u4 o" m$ H6 V* G) h  ~  h2 _* h3 @; w, J% q8 G
! E) y; s# Y# q! Z- l$ Y% S, ?/ ^, S) @5 S* ]
/ W( ^, a+ o* _  （8）每个集成电路块的附近应设置一个高频去耦电容。
% a8 w" r0 X& H0 Q2 b, [0 N! ], F3 D  v7 D% A4 l2 E

  （9）模拟地线、数字地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠，在电路原理图上对它一般不予表达，由此形成的网络表（netlist）就不包含这类元件，布线时就会因此而忽略它的存在。针对此现实，可在原理图中把它当做电感，在PCB元件库中单独为它定义一个元件封装，布线前把它手工移动到靠近公共地线汇合点的合适位置上。

# H  @0 o% {: ]9 ]) e2 D2 F
  (10)模拟电路与数字电路应分开布置，独立布线后应单点连接电源和地，避免相互干扰。4 |6 k/ B" O4 N2 Y& V
0 R& e" j# z. V- W3 T6 i" ~
# i8 U2 s5 @9 X7 U" S
  (11)DSP、片外程序存储器和数据存储器接入电源前， 应加滤波电容并使其尽量靠近芯片电源引脚，以滤除电源噪声。另外，在DSP与片外程序存储器和数据存储器等关键部分周围建议屏蔽，可减少外界干扰。
5 X) v: J2 v2 a7 h6 C" B' ?5 R+ Z1 {, v

  (12)片外程序存储器和数据存储器应尽量靠近DSP芯片放置， 同时要合理布局， 使数据线和地址线长短基本保持一致，尤其当系统中有多片存储器时要考虑时钟线到各存储器的时钟输入距离相等或可以加单独的可编程时钟驱动芯片。对于DSP系统而言，应选择存取速度与DSP相仿的外部存储器，不然DSP的高速处理能力将不能充分发挥。DSP指令周期为纳秒级，因而DSP硬件系统中最易出现的问题是高频干扰，因此在制作DSP硬件系统的印制电路板(PCB)时，应特别注意对地址线和数据线等重要信号线的布线要做到正确合理。布线时尽量使高频线短而粗，且远离易受干扰的信号线，如模拟信号线等。当DSP周围电路较复杂时，建议将DSP及其时钟电路、复位电路、片外程序存储器、数据存储器制作成最小系统，以减少干扰。& g8 h7 z4 A5 I) e% N/ ~
* _7 ^! [1 p6 ?5 r% _$ ~
! V) y2 W* x0 K- {- X/ {( E6 h0 ]" U" R
% ^" p$ s: A" w- A5 \8 f) P( {0 m（13）当本着以上原则，熟练设计工具的使用技巧以后，经过手工布线完成后，高频电路为了提高系统的靠性和可生产性，一般都需要利用高级的PCB仿真软件进行仿真。
5 U5 r; w8 Z" l7 q3 B; x. P& W3 [
, s6 M3 {+ n$ w* f  D限于篇幅本文不对具体的仿真做详细介绍，但给大家的建议是如果有条件一定要对系统做仿真，这里给对几个基本的概念。, L/ `1 v; _* [2 [' s+ u
, X# G- w1 N5 a( p. q
8 m  Q9 |: ^; v! e# b
, K0 Z$ V! U* B; l给大家做一个基本的说明。
6 O7 C$ s$ B9 R. z; {7 k: {. f2 ?' e1 [* j1 u
% {0 M; M: I' i7 |/ e9 C% }  H- Y. f7 a! |) G+ D
什么是电磁干扰（EMI）和电磁兼容性(EMC)?

( L& _/ i! |# c" z. I! v
电磁干扰(Electromagnetic InteRFerence)有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络上的信号耦合（干扰）到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合（干扰）到另一个电网络。在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。

8 X- \9 Z# s7 g0 ]$ W
, x0 z8 i* \2 U什么是信号完整性(signal integrity)?* r& f8 }/ |4 [! {& R
7 f$ o; E- b$ K0 a- S  N5 _

3 B( ?! h! Z: R: B- @) s信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等。 常见信号完整性问题及解决方法见表2。! {$ B! G0 P% K% y: d+ w6 D
+ M5 T' w4 d% @; D. K
. I# a9 H+ X7 i' v5 ~% Y$ K
! s, G  w  `# Z  r. R* z& m- k什么是反射(reflection)?" T. h: V! a8 |) W


, G% [% N3 m4 D1 ?7 R+ D. ^; n- o反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部分被反射了。如果源端与负载端具有相同的阻抗，反射就不会发生了。源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。$ ?/ Y7 U" k, s* L  q: S5 s; [
3 Y) f5 E* o, ^, q, |* S6 _

什么是串扰(crosstalk)?
, j6 N3 D" @, S% p. H
- j! r& c; _$ C( Q. r: c; |! x. X4 T& }7 z$ k) F+ i7 v$ i
8 U' O  ^: |( W串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。$ T0 ?' `6 O( U/ e6 `
" f- d: l4 U+ Z6 V
: j7 U: f" ^8 H/ q% d+ n
什么是过冲(overshoot)和下冲(undershoot)?
5 _! _4 V9 b' _9 E8 o% {
, \# D( S. q6 @; b8 W* L
过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作，导致过早地失效。过分的下冲能够引起假的时钟或数据错误(误操作)。8 E1 d9 E( ^% q7 p6 K2 l8 @
* J: p5 E: F$ _0 V
( ^; C7 n& C( d6 i& t7 m  U8 I1 L' _什么是振荡(ringing)和 环绕振荡（rounding）?

3 V; M7 t# t! q# j, @$ @) s
: `' Y/ E  A4 \( q振荡的现象是反复出现过冲和下冲。信号的振荡和环绕振荡由线上过度的电感和电容引起，振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。
" Z5 V; }/ s% P0 S" \

什么是地电平面反弹噪声和回流噪声?! k% c: n% {2 u7 U) P
0 M' T" L  z" F9 }" @4 W; T
* ^9 u7 p4 s# b. e/ ]1 P7 l; Z
* H3 k5 H6 |) x3 [在电路中有大的电流涌动时会引起地平面反弹噪声（简称为地弹），如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面（0V）上产生电压的波动和变化，这个噪声会影响其他元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。
, M; j6 t9 I4 n8 y# f+ W
) g8 M/ S+ w1 I: A
由于地电平面（包括电源和地）分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V，3.3V，5V等。所以在多电压PCB设计中，地电平面的反弹噪声和回流噪声需要特别关心。
, j% ?  V. r) f, f  r# u' y7 G6 K; E
4 W; }+ v9 Q0 S, b0 v& H/ `
5 ^" E' P/ Y) ]  J在时域(time domain)和频域(frequency domain)之间有什么不同?0 ]8 E6 ]7 D, d) W- F* R

3 _" p$ Y  W8 i3 K7 |! F% D7 v; o$ \4 y. y; j$ A
/ }: j3 O0 Y& a# c时域(time domain)是以时间为基准的电压或电流的变化的过程，可以用示波器观察到。它通常用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲(overshoot)、下冲(undershoot)以及建立时间(settling times)。
3 ^; i; a% m* J- @2 ~! ]' ?* m8 x
( {) z( p: M+ J' c& `+ Z# u7 q6 S) l
# m7 Q% S9 A; \" ?* O* Q  z7 C& {频域(frequency domain)是以频率为基准的电压或电流的变化的过程，可以用频谱分析仪观察到。它通常用于波形与FCC和其他EMI控制限制之间的比较。
1 @8 z8 b# z, F3 {
* a+ K# L% c. @+ z+ L4 _' a
5 d6 D: V' U3 k什么是阻抗(impedance)?
  e- O; T. q* X" X1 B" K" L3 W3 b- D1 a4 D: t/ R
4 Q3 {6 X; A5 r1 ~+ I5 q; D+ l# }
) @6 P+ Q1 ?; H; O) Z* C1 Q% U; |, P阻抗是传输线上输入电压对输入电流的比值(Z0=V/I)。当一个源送出一个信号到线上，它将阻碍它驱动，直到2*TD时，源并没有看到它的改变，在这里TD是线的延时(delay)。- m8 P8 r" }* Q) |  P
, o% {* R! Z! A; v1 x
& W  s5 n/ A! {9 F- r5 d3 D什么是建立时间(settling time)?5 X1 \  ~! h% q1 E1 x& F/ L% o
: @  O/ M% ]# O  C. g3 h. }* \9 q" ?2 q1 b6 t
) z; j9 e: W4 {0 u4 y3 I
% [/ |$ D# R0 O建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间。, _" B, J& ?  b! f9 f6 J

) y: `! ]7 G! x2 M; ~2 j; U
7 G4 [# H  ?0 W3 m! Q什么是管脚到管脚(pin-to-pin)的延时(delay)?


3 D  m* e8 h: m8 W管脚到管脚延时是指在驱动器端状态的改变到接收器端状态的改变之间的时间。这些改变通常发生在给定电压的50%，最小延时发生在当输出第一个越过给定的阈值(threshold)，最大延时发生在当输出最后一个越过电压阈值(threshold)，测量所有这些情况。) J3 L5 }) D0 H4 m- k  A+ i
' V5 R; l7 v5 w

什么是偏移(skew)?- O  A: ^" v6 q& \$ N" T% m

- {. _' ~  U. C; {. c, l$ o" L: Z/ n9 p1 j3 d) p' V
+ z& Y2 ^% G: h2 d6 \4 i, Y- a1 A信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被用于在逻辑门上时钟和数据达到的时间偏差。
7 B& t1 U6 Q! j) M+ g
+ m, @: T* S) `& k! ~. {. x: Y
6 [  G5 p' l, o% c什么是斜率(slew rate)?4 p2 t/ Z7 E( n9 q. Q$ n
* y% T) _5 `# G+ M% L% T
- p" a3 u1 Z+ m1 Z/ t1 _+ l
# ~& r7 `+ v1 {& u/ q- l* c: ZSlew rate就是边沿斜率(一个信号的电压有关的时间改变的比率)。I/O 的技术规范 (如PCI)状态在两个电压之间，这就是斜率(slew rate)，它是可以测量的。& M, I) `3 U4 @1 ?
+ y3 t) u" u; r9 ?8 m  `1 f9 v
什么是静态线(quiescent line)?

5 y0 R2 Q2 w5 Y( Z0 Y! g6 d: O  k' N% ^& A( o, d
' P, ^; A" Y5 t  v" c在当前的时钟周期内它不出现切换。另外也被称为 "stuck-at" 线或static线。串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换。# r. k  U3 M% [5 }
) s' ]) K9 n/ Y2 T$ S  M# Y0 |. D
6 j' O2 H9 M( w7 n& Q0 t! E9 I) h% Z3 @* R, L! [
0 I# I0 N' M7 a% ]1 J, ^什么是假时钟(false clocking)?# [  R2 x" H6 {1 W0 V
, K/ p( o% ]  L, k# n2 h7 M
$ y7 }; I+ M4 n- P% E* t* h1 _8 X2 o* z+ \
/ g8 j# E* k/ h假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。7 N, ~, V1 l/ M3 w( s7 Y; z; s
( Y6 T; c/ Q: K" J6 p
8 o+ \0 S2 R8 z* x" m8 m/ W
什么是IBIS模型?# W( p1 A# u! t5 Z& X

3 I3 g6 M, T& T7 e  B# a
& c7 K& a7 ]5 R! Z) S8 s' w5 a; }IBIS（Input/Output Buffer Information Specification）模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。
' p1 {* N( [: N8 `1 a3 R8 G/ k. |4 u" g2 O2 m; d

& c+ p$ n, y: ~9 ^IBIS本身只是一种文件格式，它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。欲使用IBIS进行实际的仿真，需要先完成以下四件工作。% s; b/ V0 t  S% `1 }
6 O; [. ]3 D. G5 H/ D. D  （1）获取有关芯片驱动器和接收器的原始信息源；9 C2 v* q* H5 Q* G/ n
  （2）获取一种将原始数据转换为IBIS格式的方法；
8 _7 ?0 L( V/ ]: @) B+ Q  （3）提供用于仿真的可被计算机识别的布局布线信息；$ J* \" T9 i" G( ?
* |6 g2 N4 C3 t8 A  （4）提供一种能够读取IBIS和布局布线格式并能够进 行分析计算的软件工具。2 j7 d( b3 Z3 f- N
5 c  y  K' L! Q, ?6 m) ]3 O+ E
' V. O% I' ?' Z( A* @8 l# m
IBIS是一种简单直观的文件格式，很适合用于类似于Spice（但不是Spice，因为IBIS文件格式不能直接被Spice工具读取）的电路仿真工具。它提供驱动器和接收器的行为描述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用IBIS模型来说明它们最新的门级设计工作，而不会给其竞争对手透露过多的产品信息。并且，因为IBIS是一个简单的模型，当做简单的带负载仿真时，比相应的全Spice三极管级模型仿真要节省10～15倍的计算量。
" Y4 a/ u: v9 o2 E- y6 G) N3 J5 F
5 x4 g4 s5 o' J- M7 p( h) T" |* Z+ ^5 b
IBIS提供两条完整的V－I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V－I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。" `! ]  a% X$ ]3 C: i3 c
  X% e* S4 E  W( ^5 U* X
8 \4 o2 `, K) T, F3 L
什么是SPICE模型?
8 H/ D# k4 Z  U2 [- k' j

; f5 K; O1 Z7 U) t8 R  SPICE是Simulation Program with Integrated Circuit Emphasis的缩写。# n1 y* r# e& h2 B
+ q" R( w; U& q( ?, Z6 \4 ]
+ d! W2 @, r/ J* @- \* ?0 |
硬件调试技巧
$ X" V# I- a: _* r  {7 }( P
  Y& M5 @! H3 z! m  D2 x$ i+ s9 A* l( H9 k& p
2 b8 p6 d) ^. n6 Z& P, H硬件调试时应该注意的一些问题。如在硬件调试前，应先对电路板进行细致的检查，观察有无短路或断路情况(由于DSP的PCB板布线一般较密、较细，这种情况发生的概率还是比较高的)。加电后，应用手感觉是否有些芯片特别热。如果发现有些芯片烫得厉害，需立即掉电重新检查电路。排除故障后，接着就应检查晶体是否振荡，复位是否正确可靠。然后用示波器检查DSP的CLK-OUT1和CLK-OUT2引脚的信号是否正常，若正常则表明DSP本身工作基本正常。
. @# `  |$ `( `

（1）保证电源的稳定可靠
  在DSP硬件系统调试前，应确保给实验板供电的电源有良好的恒压恒流特性。尤其要注意的是，DSP的入口电压应保持在5.0V±0.05V。 电压过低，则通过JTAG接口向Flash写入程序时，会出现错误提示；电压过高，则会损坏DSP芯片。

8 R3 @7 }' L& N) Z（2）利用仿真软件排除硬件故障" ?6 S0 j1 r, _9 }6 v! V& Q
  在完成对电路板的检查后，就可通过仿真软件来调试程序。由于仿真时，程序代码下载到目标系统中的片外程序存储器，因而通过仿真软件可以比较容易地检查出一些硬件故障。在上电后，若仿真软件调试窗口始终无法调入程序，则有两种可能：① DSP芯片引脚存在断路或短路现象；②DSP 芯片损坏。倘若是第一次利用仿真软件调试程序，此时应对实验板断电，仔细检查DSP芯片各引脚的焊接情况。如果软件调试窗口曾正确调入程序，则可能是DSP芯片损坏。此时，可通过检测实验板的整板阻抗进一步判断DSP芯片是否受损。若整板阻抗急剧下降，可将给DSP芯片供电的电源线割断，检测DSP芯片的电阻。$ C* {6 e  N  f! {5 e: i. h5 s2 [
, \' [" C! X  c) D  如果软件调试窗口可调入程序，但调入的程序局部出错，如对片外程序存储器或数据存储器操作的代码变成.word xxxx，此时可能是片外程序存储器或数据存储器出现故障。应仔细检查存储器是否存在短路或虚焊，若不存在则应进一步判断存储器是否受损。5 w- M4 V/ X' B% [
" X2 H2 W1 K0 T6 I$ c