找回密码
 注册
关于网站域名变更的通知
查看: 1504|回复: 4
打印 上一主题 下一主题

[仿真讨论] 一般如何评估走线的质量与指标?

[复制链接]
  • TA的每日心情
    擦汗
    2020-1-14 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2012-3-8 08:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    一般如何评估走线的质量与指标?
    + N% @! S$ s* [4 ~0 V. J  p
    9 L5 b( L  r1 M4 z* C# G例如想画的是一对电流型驱动的差分对信号(DA输出有静态指标与动态指标)
    : p5 t, \! W9 @  o
    ' ]1 y. @$ d4 R8 w% B例如我想在ADS里面搭建出这样的差分对走线,通过系统提供的几种布线模型构建起来, t% }* L: M9 n$ e+ m& T

    * J; E+ b' R# t: U- C  o0 Y% z! U走线的物理结构:线宽,间距,铜厚,叠层厚度,线长,折角位置,几个折角,折角是45度还是弧线等
    . s2 \- d+ o2 G' {4 g5 ?8 ?9 X& F走线上可能带有焊接点的焊盘大小:0603的好,还是0402的好,还是0805的好等等
    - O* ]( x9 L* u. ^假设4端口走线关系是1-2,3-4这样的关系
    - N4 I8 t+ e% H- E( W  f6 I2 Y
    + {8 r; b4 a1 F是不是只需要在以上变量的基础上要求S11/S22/S33/S44在想要的带内越低越好(传输无损耗),S12/S21/S34/S43越大越好(反射能量少),S13/S24越小越好(线间耦合损失少?)/ L  O1 \4 h# P5 C/ o
    4 h1 q/ p% G0 X: {9 Y& x8 W
    为了达到DA输出有静态指标与动态指标的较好效果,应该如何去做呢?
    ! b, W; A: U2 [7 t% E' X  W8 A" z" z1 ^  a' a# E' V3 U! `
    希望有经验的朋友可以多说说  }$ b7 Q- c; w) G/ D
    : j% I9 n) b: y2 M& j5 Y0 ]2 n

    3 T6 ?% L5 H, D0 p" h+ f# t; p% N8 ?9 u4 z2 v  z2 a" H
    / |% H6 G9 w5 h* ?
    / k1 n8 e9 e, k) o

    该用户从未签到

    2#
    发表于 2012-3-8 11:03 | 只看该作者
    对不起我没实际经验,但从书上理论来说, 要使差分线成对紧耦合,降低回路电感; 差分对与差分对远离,降低串扰。走线物理结构应该保证两条线延时相同、间距相同、所遇阻抗相同。即可满足理想差分线的信号还原。
    + ?+ C; {! W6 R+ L! Y* x按照以上来说 ,1-2 要保持紧耦合,线间距尽量小,保持一个线宽即可;12 -34 要远离,我记得好像是3m以上m=线宽。呵呵优点记不准了。
    2 r. T0 D" ?1 j5 M7 S至于焊盘的选择,保证两条线所遇阻抗相同即可,如果1选择的是0402 ,那么2也应该选择同封装的0402 ,这样两条线阻抗相同对于差分信号的还原影响较小。所以对于差分线封装问题并不是很严重。  f/ [2 R5 p) G# t  v6 n0 [
    对于走线形状,个人感觉为了保证延时相同,减小EMI (EMI主要由共模引起的),也为了保证信号同时到达,则尽量保持线长相同,所以对于折角或圆弧能保持两线长度一致便是好的布线方式。
    % b" P. p" E; O, j. f* H  F" I对于信号的损耗,其实高频电路中不需要考虑,仅仅考虑上升时间的退化。信号由于驱动的是放大器,所以消耗的能量不是很多,仅仅是接收端的容型负载的充电过程。9 f- w& G0 ~3 y6 y" X
    对于信号的反射,可以考虑单线的反射,加源端电阻。: K. }. r- t3 o' s1 B/ `' t1 n
    线间耦合损失少?线间耦合主要是串扰,感觉有了足够的距离,耦合就是小问题、。

    点评

    不错!  发表于 2012-3-8 17:25
  • TA的每日心情
    擦汗
    2020-1-14 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
     楼主| 发表于 2012-3-8 18:54 | 只看该作者
    由于想对走线的阻抗与S参数进行仿真,同时也想了解实际投板后实测的结果是否跟仿真的结果吻合,现在想具体了解一些下面的问题:
    5 Q$ O+ f" b, ]1 v, H/ `
    ) C+ {) i. z/ N. f(1)线宽的加工误差,例如LAYOUT设计的是8mil的走线,实际加工出来的实测可能是多少?
    ! p% j2 g( u' p! e- E( _( u(2)线的厚度参数常见的有哪些,实测误差有多大% V- c) y, L9 U9 e1 L
    (3)2跟走线的间距加工误差,例如LAYOUT设计的安全间距是8mil,实际加工出来的实测可能是多少?- H4 B( q9 b. Q3 p! H! w
    (4)需要了解一下信号层与参考层之间板材的厚度、介电常数与组合关系(方便阻抗设计的时候选择合适的厚度参数). E8 \7 [6 H& Z% s- J
    (5)板材组合后的介电常数有哪些数据?有实测数据吗?
    % |- _. A5 ]' d# j/ o  ^) _' O(6)使用板材的损耗角正切与表面粗糙度情况是怎样的/ u: i6 E2 s% A; R$ S
    (7)走线增加绿油之后介电常数是多少,有实测数据吗?
    - N8 X+ Q0 Z8 e' J% o(8)常见的VIA有哪些推荐常数?(焊盘,孔径,反焊盘等),有参考数据吗?$ T/ u- J) }9 X
    9 e2 D  a; @& F  g5 f$ n: L& {
    以上是目前的一些想了解的内容,如果有些可能描述的不太清楚的地方
  • TA的每日心情
    擦汗
    2020-1-14 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
     楼主| 发表于 2012-3-8 20:01 | 只看该作者
    这是ADS种进行优化的结果截图,有经验的朋友可以提出一些建议/ L" J9 m5 N! w* S0 h, K
    0 j, [/ a9 K5 s4 w7 Z: D: n: e
    已经将各个参数进行了变量设置
    0 ]! C+ H7 j' Y- Y- I; i. H0 v3 M* E" m/ m( @

      I" C/ y) O) p* L- c& w0 j+ D # d3 Q9 _, b; _; v, t# u) l2 ]) o- v0 K5 V

    7 P, h1 I" y- `7 G2 I" r' k% ~
    3 c& k7 g) t3 R7 C$ j1 G5 m" @5 x. O 2 F: T& z) Y1 z: ]: x- [% n

    点评

    版主 源文件可以打包上传一下吗? 这个原理图看的不是很清楚!!!  详情 回复 发表于 2018-9-17 10:56

    该用户从未签到

    5#
    发表于 2018-9-17 10:56 | 只看该作者
    mengzhuhao 发表于 2012-3-8 20:01
    9 t5 V0 z* A3 e, ~! F这是ADS种进行优化的结果截图,有经验的朋友可以提出一些建议
    ! h8 v! w+ C  u; O/ ?2 X* R
    : O5 x) N; A3 A- {已经将各个参数进行了变量设置

    8 B. T1 A; n  R+ `" n版主 源文件可以打包上传一下吗?  这个原理图看的不是很清楚!!!
    * ~1 ], a) G; ?0 `. z/ Q
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-30 00:20 , Processed in 0.156250 second(s), 32 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表