找回密码
 注册
关于网站域名变更的通知
查看: 70|回复: 0
打印 上一主题 下一主题

USB2.0 PCB布线

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-1-9 10:47 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
USB是一种快速、双向、同步传输、廉价、方便使用的可热拔插的串行接口。由于数据传输快,接口方便,支持热插拔等优点使USB设备得到广泛应用。目前,市场上以USB2.0为接口的产品居多,但很多硬件新手在USB应用中遇到很多困扰,往往PCB装配完之后USB接口出现各种问题,比如通讯不稳定或是无法通讯,检查原理图和焊接都无问题,或许这个时候就需怀疑PCB设计不合理。绘制满足USB2.0数据传输要求的PCB对产品的性能及可靠性有着极为重要的作用。; b: e" k1 z# k) e. z8 K3 i
$ \! @/ Y4 C/ r  Q" g) B0 K3 F# E2 Y: V1 F8 D% N
8 ^; F% o& U0 g* ^+ {, D0 u
! K3 B# Y+ R; H+ O  Q8 V, [        USB协议定义由两根差分信号线(D+、D-)传输数字信号,若要USB设备工作稳定差分信号线就必须严格按照差分信号的规则来布局布线。根据笔者多年USB相关产品设计与调试经验,总结以下注意要点:1 B+ i* ]) v# v
8 b5 ^2 u- D, p! X1 E8 Z  k: ?9 t* X, r5 P2 N: f* D

) h* S- }- Z# J" ?0 ~% v        1. 在元件布局时,尽量使差分线路最短,以缩短差分线走线距离(√为合理的方式,×为不合理方式);# @' _- L3 u2 o- h& [. h6 H$ z8 Q6 C4 @* r

! [3 J8 o+ ?! g. e- C3 i+ b
. `. W/ y4 @* ]* v: r6 K

- L0 K! Y( w9 t* d  g5 f- i6 z( ?! l! u% N5 h  F1 @1 r+ C
3 i- {1 b6 m; n: X7 Q" e1 w4 K8 w3 @. _
        2. 优先绘制差分线,一对差分线上尽量不要超过两对过孔(过孔会增加线路的寄生电感,从而影响线路的信号完整性),且需对称放置(√为合理的方式,×为不合理方式);
  H/ _6 N# z" H2 a. d' A5 M2 s$ v, c8 q( r. b
1 {3 X$ x, I$ L& F: t( c0 B. o0 J2 M- l% v( l

, o& H$ {, ^2 u  ~
" `: k+ k$ H) |8 E4 ]. o$ G& P/ Z' V4 N6 S# j! @. `
9 }2 R0 x, I" d& D' s/ B, f( }        3. 对称平行走线,这样能保证两根线紧耦合,避免90°走线,弧形或45°均是较好的走线方式(√为合理的方式,×为不合理方式);7 ^! p# K+ C( L: L; p3 C3 R
' \! H( Z+ E/ x$ b& N9 \+ |/ C1 i$ h
6 h' z7 B9 z9 Q9 V5 B; I0 d2 j' T: [/ M2 B6 |7 u1 D3 N
3 \( A* l+ W4 l) j) P7 |! Z! o. P0 c  `" `9 f
  E8 ~8 M2 M% K
3 k: t3 r& N$ Z/ G
/ ?, R8 R) x* U9 x        4. 差分串接阻容,测试点,上下拉电阻的摆放(√为合理的方式,×为不合理方式);. ?# G% |7 R3 E  z. f; i+ \+ f2 G. |. o
, B5 |& p' {5 j1 I& m" M
- s  B- ?. y8 l7 b+ j$ Z4 ?0 w4 R) ^! Q0 p! @1 {* s; [- e& d9 L+ T( U  y* {
) |# e, e! y# z- N! I* @: g, u2 g% d  u- @$ u5 r

3 |6 M$ @, Z7 }, ?0 a$ y4 P& q2 {" A# l% A" k6 m
        5. 由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配,而线长一旦不匹配,时序会发生偏移,还会引入共模干扰,降低信号质量。所以,相应的要对差分对不匹配的情况作出补偿,使其线长匹配,长度差通常控制在5mil以内,补偿原则是哪里出现长度差补偿哪里;; u7 D0 K: Q+ }2 s/ d) F
$ v  j  ~1 }0 r3 l  d7 L

+ \3 x0 ?% t$ [  `' f
* A1 j6 y& i2 f. e5 I, P/ W# }8 R) M
* R1 |/ k% d. ~$ y" W5 D1 O! l; B; `$ F7 t2 f" D8 e0 ~

# D* y3 D/ n; d8 d2 B        6. 为了减少串扰,在空间允许的情况下,其他信号网络及地离差分线的间距至少20mil(20mil是经验值),覆地与差分线的距离过近将对差分线的阻抗产生影响;& X7 V+ }7 V2 E9 W
1 {: N7 J0 V5 ?) p- \/ B+ v" `- I3 {" u' s9 M7 P2 B+ o5 B) e

2 M% C" B6 x: d" B
) ?8 |! N/ W" ?& {5 s4 R
" D- Q& @# i: [$ \, m$ X5 A" C+ c& Q/ r2 w# w6 [- o0 E: j& k. U
! s1 d6 Q3 I  \& s% {
        7. USB的输出电流是500mA,需注意VBUS及GND的线宽,若采用的1Oz的铜箔,线宽大于20mil即可满足载流要求,当然线宽越宽电源的完整性越好。- n9 M: c2 V2 C
# @: d7 k. X( F( ]* ?* `' b9 J0 E* R- S0 c
) Y. r+ [+ G& Z3 u$ l2 [( D9 Q
. P9 `/ H3 p9 H3 s9 f& o3 f* r        普通USB设备差分线信号线宽及线间距与整板信号线宽及线间距一致即可。然而当USB设备工作速度是480 Mbits/s,只做到以上几点是不够的,我们还需对差分信号进行阻抗控制,控制差分信号线的阻抗对高速数字信号的完整性是非常重要的,因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。差分线阻抗一般控制在90(±10%)欧姆(具体值参照芯片手册指导),差分线阻抗与线宽W1、W2、T1成反比,与介电常数Er1成反比,与线间距S1成正比,与参考层的距离H1正比,如下图是差分线的截面图。' j8 I# m$ R4 B, t7 Q, Z7 _. x7 `) W" B$ Y

+ h/ E& @1 F% G: I1 t% Q! U2 v8 g1 v8 E/ W: X7 j% ?, u
6 @# e/ i% g$ V* T! k# l5 _0 C: W) g: y% Z" U$ V
; ?# _; C: X  X' k& ^
! p+ [; Y) E: a8 R, a" g, n( T0 ]! c5 @8 @+ H+ D+ q3 M' J. Q# d4 k2 p; f
        下图为四层板的参考叠层,其中中间两层为参考层,参考层通常为GND或Power,并且差分线所对应的参考层必须完整,不能被分割,否则会导致差分线阻抗不连续。若是以图 2叠层设计四层板,通常设计时差分线采用4.5mil的线宽及5.5mil的线间距既可以满足差分阻抗90Ω。然而4.5mil线宽及5.5mil线间距只是我们理论设计值,最终电路板厂依据要求的阻抗值并结合生产的实际情况和板材会对线宽线间距及到参考层的距离做适当的调整。" ^5 x6 w/ r  m8 U4 d* O, P0 o. T8 l
+ x# H) s7 U$ G* S- H6 i
4 [, }- Y2 K3 Q9 v4 h" @  `7 Z7 z* D0 m& ]& ]  H: O
$ P! t" P3 @. m8 R1 d( R5 ^% i) G6 S2 x; x/ b7 J9 a6 L
8 A) {6 }$ Y: `' p* g
; P: x! D8 n( Z; u8 K2 Q
        以上所描述的布线规则是基于USB2.0设备,在USB布线过程中把握差分线路最短、紧耦合、等长、阻抗一致且注意好USB电源线的载流能力,掌握好以上原则USB设备运行基本没问题。- ]4 ]: i) Q7 f$ {: U2 j6 ]/ y
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-1 05:06 , Processed in 0.125000 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表