去耦电容怎么选择

521li

在高速时钟电路中，尤其要注意元件的RF去耦问题。究其原因，主要是因为元件会把一部分能量耦合到电源/地系统之中。这些能量以共模或差模RF的形式传播到其他部件中。陶瓷片电容需要比时钟电路要求的自激频率更大的频率，这样可选择一个自激频率在10～30 MHz，边沿速率是2 ns或者更小的电容。同理可知，由于许多PCB的自激范围是200～400 MHz，当把PCB结构看做一个大电容时，可以选用适当的去耦电容，增强EMI的抑制。我们知道由于引线中不可避免存在较小电感，表面安装元件具有更高的（大约两个数量级）自激频率。
. U# h* N; n2 l% U, L1 ~1 h: B　　铝电解电容不适用于高频去耦，主要用于电源或电力系统的滤波。  h% h/ J( e( f, F# b! y' \
　　由实际经验可知，选择不同去耦电容的依据，通常是根据时钟或处理器的第一谐波来选择。但是，町电流是由3次或5次谐波产生的，此时就应该考虑这些谐波，采用较大的分立电容去耦。在达到200～300 MHz以上频率的电流工作状态后，0.1μF与0.01μF并联的去耦电容由于感性太强，转换速度缓慢，不能提供满足需要的充电电流。" k, _5 c& i/ V1 y( E/ ~3 @
　　在PCB上放置元件时，必须提供对高频RF的去耦。必须确保所选去耦电容能满足可能的要求。考虑自激频率的时候需要考虑对重要谐波的抑制，一般考虑到时钟的5次谐波。以上这些要点对高速时钟电路尤为重要。
  E6 F( ^' P) S　　对去耦电容容抗的计算是选择去耦电容的基础，表示为& c5 w  x. B) l2 z+ ?) L! N

% k/ c+ l% C7 J/ b0 C, @' F1 U2 ^! m! T) U  }2 h" X

6 V. l. t9 }3 E* C8 _
1 g2 z: u( ^8 W* Q
利用表的公式可以计算图1中的时钟边沿变化率。在设计时要注意的是，必须确保最慢的边沿变化率不会影响其工作性能。- p: b' g: E3 m. J/ [
　　傅里叶分析可以从时域到频域对信号进行分析。在射频（RF）频谱分布中，射频能量随频率下降而减少，从而改善了电磁干扰（EMI）的性能。
  W, ?! Y2 ~' d2 X0 O* b& H* w

/ B# C9 ~! E# [
+ m! T; v0 `2 l+ G6 U4 a9 y& [
在计算去耦电容之前，需要先画出戴维宁等效电路。总的阻抗值等于电路中两个电阻的并联。假定图2所示的戴维宁等效电路中，ZＳ＝150Ω，ZL＝1.0 kΩ，那么

( a0 S; {  n, p
) H& J. I5 g' h　　图2  戴维宁等效电路& A% R' s1 |# D) S3 t
! B; \$ j7 q% ?* r' J　　方法一：在已知时钟信号的边沿速率时，用式（5－9）来计算。# y9 r' i2 K1 j1 X5 c4 d
* Z* p( g, J% k; q8 q

3 {, D8 f2 j. X1 ]. d3 x

$ q; i9 v2 V$ u& J　　 （2）某信号上、下沿均为8.33ns：频率为80MHz；R为典型的TTL巴参数33Ω；则tr＝tf＝3.3 ns（为上、下沿的1/4）。计算最大电容值为
- }/ ]. l( d, g; t$ U! e* d0 k% z

　　例：在Rt＝130Ω的情况下，滤除一个50MHz的信号，在忽略源内阻Zc时，求Cmin。: [/ ]; H" X2 C$ `

* Z+ M: S% y0 F
' e/ V7 g/ G/ p7 z5 Q8 z& H* d' l9 e. e8 D; R5 V' f. z' ]
3 o' O& S( \2 }0 E  去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。从电路来说，总是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作，这就是耦合。, b/ z4 ~+ B4 b' N9 D
　　去耦电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。* M0 L! Y+ u' ~) X8 \0 Z- J
　　去耦和旁路都可以看作滤波。去耦电容相当于电池，避免由于电流的突变而使电压下降，相当于滤纹波。具体容值可以根据电流的大小、期望的纹波大小、作用时间的大小来计算。去耦电容一般都很大，对更高频率的噪声，基本无效。旁路电容就是针对高频来的，也就是利用了电容的频率阻抗特性。电容一般都可以看成一个RLC串联模型。在某个频率，会发生谐振，此时电容的阻抗就等于其ESR。如果看电容的频率阻抗曲线图，就会发现一般都是一个V形的曲线。具体曲线与电容的介质有关，所以选择旁路电容还要考虑电容的介质，一个比较保险的方法就是多并几个电容。" V8 f% b. n3 T
相关作用
: |6 F) P+ |4 k; _去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。2 S/ J1 e0 n/ q) t4 V2 e/ N7 _
( v" b- {7 t- _  c8 u: z5 {5 n