高速信号布线的技巧

Ber_thaw99

高速信号布线的时候，需要用到传输线理论，布线过程中，有些方法和传统的一般信号布线也有所不同，下面大致给出了一些高频信号线的布线技巧。
# K3 l; D5 R5 u    1.多层布线
0 L$ v7 e8 _1 o3 l　　高速信号布线电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段。合理选择层数能大幅度降低印板尺寸，能充分利用中间层来设置屏蔽，能更好地实现就近接地，能有效地降低寄生电感，能有效缩短信号的传输长度，能大幅度地降低信号间的交叉干扰等等，所有这些都对高速电路的可靠二工作有利。有资料显示，同种材料时，四层板要比双面板的噪声低20dB。但是，板层数越高，制造工艺越复杂，成本越高。
    2.引线弯折越少越好
　　高速电路器件管脚间的引线弯折越少越好。高速信号布线电路布线的引线最好采用全直线，需要转折，可用45°折线或圆弧转折（如图1所示），这种要求在低频电路中仅仅用于提高钢箔的固着强度，而在高速电路中，满足这一要求却可以减少高速信号对外的发射和相互间的耦合，减少信号的辐射和反射。
9 S: o, J/ F& x5 [  w2 i3 u; D

* E$ x7 _3 x# ~9 B        图1 布线的转折方式
+ [2 \2 d% G. q2 R　　3.引线越短越好
　　高速信号布线电路器件管脚间的引线越短越好。引线越长，带来的分布电感和分布电容值越大，对系统的高频信号的通过产生很多的影响，同时也会改变电路的特性阻抗，导致系统发生反射、振荡等。这些我们要避免的问题。
　　4.引线层间交替越少越好
　　高速电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”，是指元件连接过程中所用的过孔越少越好。据测，一个过孔可带来约0.5pf的分布电容，导致电路的延时明显增加，减少过孔数能显着提高速度。这个在后面的过孔的高频特性中将详细说明。
　　5.注意平行交叉干扰8 H# o/ M; @- J3 j
　　高速信号布线电路布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅度减少干扰。同一·层内的平行走线几乎无法避免，但是在相邻的两个层，走线的方向务必取为相互垂直。
　　6.地线包围$ E! R* S. Q" W3 W' {* r* [
　　地线包围，也称地线隔离，对特别重要的信号线或局部单元实施地线包围的措施。有些信号对要求比较严格，要保证信号不受到干扰，比如时钟信号、高速模拟信号、微小模拟信号等。为了保护这些信号尽量少受到周围信号线的串扰和干扰，可在这些信号走线的同时在外围加上保护的地线，将要保护的信号线夹在中间。
5 v+ r: w& b+ I0 m& H. f4 y  m; |( f　　7.走线避免成环
, Z0 ^/ r% M0 a" u# M- w: k3 V6 |1 H　　各类信号走线不能形成环路，地线也不能形成电流环路。如果产生环路电路，将在系统中产生很大的干扰。protel自动布线的走线原则除了前面所讲的最短化原则外，还有基于X方向、基于Y方向和菊花链（Daisy Chain）布线方式。采用菊花链布线能有效避免布线时形成环路，但是也会带来不容易布线的问题。, u6 n2 G6 p7 H: Z
/ A9 J- k% e2 r　　8.布置去耦电容
　　每个集成电路块的附近应设置一个或者几个高频去耦电容。为集成片的瞬变电流提供就近的高频通道，使电流不至于通过环路面积较大的供电线路，从而大大减小了向外的辐射噪声。同时由于各集成片拥有自己的高频通道，相互之间没有公共阻抗，抑止了其阻抗耦合。
$ p& y2 \  ?# U3 k+ m　　9.使用高频扼流环节
　　模拟地线、数字地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠，在高速信号布线电路原理图上对它一般不予表达，由此形成的网络表（Netlist）就不包含这类元件，布线时就会因此而忽略它的存在。针对此现实，可在原理图中把它当作电感，在PCB元件库中单独为它定义一个元件封装，布线前把它手工移动到靠近公共地线汇合点的合适位置上。6 A+ m; k  C9 F$ b* D4 ^+ @
/ a5 A# V: m* b% E+ J9 j　　10.避免分枝和树桩0 ~% K* X1 Z7 B* H1 C& c! N( b0 ?
　　高速信号布线应尽量避免分枝或者形成树桩（Stub）（如图2所示）。树桩对阻抗有很大影响，可以导致信号的反射和过冲，所以我们通常在设计时应避免树桩和分枝。采用菊花链的方式布线，将对信号的影响降低。
8 Q- S9 U+ I8 L

+ H+ g7 B) f4 _

7 Y8 L: M8 V5 j2 V: `
& g* @& d% Z* R$ s; c$ }图2 分枝、树状、菊花链走线
8 A2 F5 R8 x/ @　　11.信号线尽量走在内层. i. Q2 y' q+ U
6 Z$ i8 D' M% f3 C9 m, h. V. O　　高频信号线走在表层容易产生较大的电磁辐射，也容易受到外界电磁辐射或者因素的干扰。将高频信号线布线在电源和地线之间，通过电源和底层对电磁波的吸收，所产生的辐射将减少很多。$ k/ W5 X1 {7 ~8 P0 L. x
　　高速电路设计是一个非常复杂的设计过程。在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显着的热效应；走线时高速信号尽量布线在内层和少打过孔也是一个矛盾。因此在设计中，需权衡各因素，做出全面的折中考虑：既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的。
4 o) m1 \* o6 I: o* R5 g- J& J