信号逻辑电平标准

Griffin

信号的逻辑电平经历了从单端信号到差分信号、从低速信号到高速信号的发展过程。最基本的单端信号逻辑电平为CMOS、TTL，在此基础上随着电压摆幅的降低，出现LVCMOS、LVTTL等逻辑电平，随着信号速率的提升又出现ECL、PECL、LVPECL、LVDS、CML等差分信号逻辑电平。
+ F* ?# l4 L+ m- i. s; ^
3 h) r4 ?* K7 E1.信号逻辑电平参数概念定义逻辑电平是指数字信号电压的高、低电平，相关参数定义如下：: {' G% p- k* U' z" m' T
( U( }6 N6 ?3 V8 e% k3 [8 w. b0 M9 L  F- v2 G" X6 X+ r) I3 n
+ N* E+ T+ l/ `+ q7 a

* D* T; T( T% w5 |
6 `3 E3 X" c& g, K: w* V(1)输入高电平门限Vih：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平;5 q2 f2 ?% e/ Y% }4 _

* V: ?( t& G7 T$ H) {' V# ~4 O0 G* i4 I& z* {6 V" h6 p2 y) |
: l9 S+ P% L1 m5 y# [(2)输入低电平门限Vil：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平;2 H& K: A% i4 ]7 n  e% F( m
5 J" k7 ~0 k( n
1 R  V- K5 {! R) k: c' F% u4 b9 C, G. \
4 S/ u8 u- w0 h) U/ a' g! _(3)输出高电平门限Voh：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh;" y0 J. Y$ s# L: R+ L
' t& {. \" S! @# \$ H! W* @5 B/ Y0 H# K- B$ M
0 h6 }3 W6 u9 t- v. z: j5 o5 x0 ^) A2 N) q& t
(4)输出低电平门限Vol：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol;1 p5 @6 D8 I) G  A
( f% M/ T# L3 T6 Q
' K# u) i- l' R& W& F5 u8 T/ t: U7 j, D
; f' e% F/ w4 e; f/ s3 I+ C$ W(5)阈值电平Vt：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个介于Vil、Vih之间的电压值;对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平>Vih，输入低电平 < Vil。
1 b0 o4 ^' O& B: y! m
/ Q! u4 h. v/ }3 j. y

' G% w( {' [0 d/ e# g; p7 eTips:阈值电平只是用来表征数字电路芯片的特性，实际硬件电路设计过程中具有实际意义的是Vih和Vil。
6 J' F$ G) A  ]3 p; U" e, b: T4 e/ P8 F" a& P: ^( O
5 r  p5 v3 E: }- U; D
对于一般的逻辑电平，Vih、Vil、Voh、Vol以及Vt的关系为：Voh>Vih>Vt>Vil >Vol: w1 }+ y) y2 o" @3 y1 V0 }5 R$ T

8 |. ?2 _3 W& t0 F
# B! `" L1 P6 _(6)Ioh：逻辑门输出为高电平时的负载电流(为拉电流);/ s/ P' X& P4 q) `7 w; ~2 ^! M3 T' Q& D
4 l5 E+ j  K! u% c) f) J$ `" Y* w# T2 J7 d
0 ^+ O2 t6 }+ Q# m# J4 _, ]" q8 `8 ]+ K, d5 O+ |8 R2 `+ z
8 g( T) Z" _1 I(7)Iol：逻辑门输出为低电平时的负载电流(为灌电流);+ `& _4 ?) D4 f) R
. t* a6 q2 f5 X+ x" V% ^

(8)Iih：逻辑门输入为高电平时的电流(为灌电流);( ]1 Z* h; Y, \( X
; Y4 B4 W3 e' N6 u. I3 I: J" v0 F8 V& F. ?8 ~" u; i" {
4 l0 G- F! Y, ^! _8 D
7 X  \1 u4 v+ D$ W; a" L(9)Iil：逻辑门输入为低电平时的电流(为拉电流)。  S! H( e+ M. t% M& }" ]* }
0 Z4 e/ z/ P+ _) t8 J1 [. H/ ?% m5 j' E! G, Z2 i9 N4 T3 A5 T
( u8 B3 s8 b* t
2.常见信号逻辑电平参数常用的逻辑电平有：TTL、CMOS、ECL、PECL、LVDS、LVPECL、RS232、RS422、RS485、CML、SSTL、HSTL等。
. z- ~8 @9 C5 s& G3 a/ @1 g5 {" u. h. e6 z
0 d7 m. }" a: D. P3 K! ?
8 P( h4 |& a: v+ u/ F

(1)TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列、3.3V系列、2.5V系列和1.8V系列，3.3V的TTL电平和CMOS电平通常称为LVTTL和LVCMOS；　　! J9 k8 R! S% z, E
% j# U; t1 x: [0 _' o' l! ~( B) G5 G$ _
: G, z& @5 n1 n9 t
4 w8 Q9 T, s2 v- Z# L. W4 k% a(2)RS232/RS422/RS485是串口(UART)的电平标准，RS232是单端输入输出，RS422和RS485是差分输入输出；+ t5 T* V% ]# O( @9 a; f! B$ g( e
  j% {; e' X1 Y5 q- A

; n$ D4 O6 F, M- k. T: w4 \) _3 q8 J(3)ECL、PECL、LVPECL、LVDS、CML是差分输入输出电平；- K7 P: \( ^; A) {
　　
" }- ?9 [7 U. N  N6 j: @(4)SSTL主要用于DDR存储器，HSTL主要用于QDR存储器。4 W! p; O' E2 E6 M. Y
0 x: `2 Z# \) T" k, [" `- l. y) _" c: k5 O
5 ^2 F. K* ]2 a- P& J, Q. L7 n
4 b+ o7 d) B' d6 C$ ?电平通常标准参数如下表所示，具体芯片建议参考Datasheet。
　                                               

' Q4 _7 H) d. i/ K由上表可见，常用的差分信号电平标准LVPECL、LVDS、CML的输入和输出端具有相同的门限参数。这是由产生差分信号的硬件结构决定的。 1 h# I. r/ s5 t. O
% A9 Q6 e: r3 X4 ^$ {/ _- e" {* I+ p( H: u