FPGA I/O 引脚，输入管脚带有上拉电阻

dragongfly

FPGA I/O 引脚，输入管脚带有上拉电阻, 有时还需要外加上拉电阻, 他们的作用是什么?
& D- B, s5 l5 O5 `. q) Q

Terran

置入 FPGA I/O 引脚的上拉电阻相对较弱, 通常为几十千欧至几百千欧. 如果依靠这些弱电阻来将开漏信号填充至逻辑“1”, 则速度会很慢. 通过添加外部上拉电阻可以提高速度.

架海梁心

FPGA的管脚分别包括，电源管脚，普通I/O，配置管脚，时钟专用输入管脚GCLK等。
2 a% v. q$ g2 A* z供电通常会较I/O电压较低，随着FPGA的工艺的进度，FPGA的内核电压逐渐下降，这也是降低功耗的大势所趋。