开发板：友晶DE1-SoC，主芯片：Cyclone V 5CSEMA5F31C6。 我想实现的一种功能是，FPFA读取AD端口的数据，并存到FPGA端的SDRAM中，然后ARM通过AXI总线桥读取SDRAM中的数据。ARM访问FPGA端的SDRAM，我是仿照友晶提供的例程做的。' \# [* L/ k+ g* K* N- T
FPGA端读取SDRAM我是想通过写一个IP核，添加到qsys里面，然后和SDRAM控制器相连，来访问SDRAM，请问这样的话，这个IP核应该怎样写，有没有什么方法。 - h, N9 J) c) o* u
/1 
发表于 2022-12-13 13:57
收藏
淘帖
支持！
反对！