AD转换芯片端口驱动能力

FPGA_2022

小弟最近在用ADS822E做AD采集，利用40MHZ的采样频率的AD的并行数字输出直接接到USB模块的数据输入接口（接口为总线模式）。USB模块的固件程序和上位机程序已完成，我用3.3v的稳压源作USB数据端口的输入时，上位机能正常接收到1. 但是我用AD转化后输出的1（即3.3v）接到USB的数据输入端时，我的AD输出口的3.3v马上就被拉到0v。上位机收到的也是0。一直怀疑是AD端口的驱动能力问题，加了上拉电阻后，要么就是直接把所有的端口拉成1，要么就是没有效果。鼓捣了好几天了，实在没办法了，请大神们给个方法。

STGing

驱动不会，就接光耦。

kasis

搞一个跟随？

messed

上拉电阻多大？用运放跟随行么。

only1

你的USB是多少V呢？符合USB协议吗？