找回密码
 注册
关于网站域名变更的通知
查看: 351|回复: 3
打印 上一主题 下一主题

xilinx FPGA 的时钟管理模块是什么,V5和V6有什么区别?

[复制链接]
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2022-12-1 13:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    xilinx FPGA 的时钟管理模块是什么,V5和V6有什么区别?& K' o+ U* P" V( Q9 W. }* G2 P
  • TA的每日心情
    奋斗
    2022-1-21 15:15
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2022-12-1 14:42 | 只看该作者
    Virtex-5 时钟管理模块CMT能提供非常灵活的高性能时钟控制。每个 CMT 包含两个 DCM
    0 t6 ]8 v; ?9 W* d和一个 PLL。DCM位于 CMT 模块当中。每个 CMT 模块包含两个 DCM 和一个 PLL。
    ; D5 d. [8 L* H$ J, AVirtex-6 时钟管理模块CMT做了改变,包括2个混合模式时钟管理( two Mixed-Mode Clock
    5 t8 W$ F2 Z' }) KManagers )简称MMCM。MMCM是由PLL组成,这个结构类似Virtex-5 FPGAs 增强功能。

    该用户从未签到

    3#
    发表于 2022-12-1 15:01 | 只看该作者
    Xilinx的FPGA中有两个底层单元DCM和PLL构成了时钟管理模块(CMT)。
    . l0 s9 N* ~9 ~- |DCM(Digit Clock Manager)基于DLL,但是它消除了零时钟偏移,消除时钟分配延迟。它由DFS,DPS,DSS,DLL四部分构成。
  • TA的每日心情
    开心
    2022-1-21 15:21
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2022-12-1 15:11 | 只看该作者
    内部V5有DCM和PLL;V6只有PLL。(DCM性能不如PLL)7 {- w! J- f) ~, b
    Rocket还有它们各自独立的几十倍的PLL。
    / E6 ?: ]' A+ y5 X7 _外部晶振应该使用Xilinx推荐的芯片。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-31 07:16 , Processed in 0.140625 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表