fpga中全局时钟与局部时钟理解

nocturne

那如果是在同一个bank里，同时用局部时钟和全局时钟控制，他们会不会冲突，还是以全局时钟为准，求指导。

A_Wait

用的资源不一样，全局时钟要靠BUFG驱动，将时钟信号放在时钟树上，保证到整个芯片的任意一个触发器是电延时等长的。局部时钟靠BUFR驱动，只在一个bank内用。

I_believe

如果你所有的或者大部分模块都用的是这个时钟，那么此时钟为全局钟。
如果仅仅一个或者少部分几个模块用的是这个时钟，那么此时钟为局部钟。