找回密码
 注册
查看: 262|回复: 3
打印 上一主题 下一主题

浅谈FPGA的选型

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-28 10:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
工欲善其事必先利其器,开发FPGA的第一步,当然是选择一片符合设计需求的芯片。" K6 _& y! Y6 _/ @* o: Z0 S; r: g0 I
器件特色: u3 x* _# T- `! e& z

/ y: H% A2 R9 |" N% d选片第一个关注的应该是FPGA器件的专用资源。
1 v* `7 ?7 w+ [
7 g& J, F$ O, Y7 q2 k例如是否需要高速接口,如果需要的话,需要多少个通道,各个通道需要的最高收发速度是多少。% a7 ^. {6 e4 B) l  v

1 `3 D& w! F& D) J8 t9 g- x: s& @同样,如果需要实现运算量较大的算法模块时,则要求FPGA器件需要有大量的DSP模块,并拥有足够多的RAM块来配合这些DSP模块。9 S$ C0 j  n+ [
规模大小
8 y; S: e4 C& |7 W$ b; i4 }  [7 B6 m& ]& S! k: d/ u  I
' N: C; A- a6 C3 E, [$ b% v

9 ]7 j- l/ G' ?( k7 Q在选型时,因为FPGA设计还未开始,很难确定FPGA器件的规模。
2 d% C3 [: |, ^+ |+ J8 P- \% ^0 |0 d+ N$ q* ?: K
通常的做法是,针对本次设计中想要用的FPGA器件系列,重新编译之前的某些功能模块,以便获得一个大致正确的规模估计。$ M& @4 v% C# v- f
- a' ]4 c% Z$ |3 |
如果设计中使用了IP,这些IP核也需要编译后,加入到总面积估算中。% B  h1 O8 y3 _
' \. `2 V; [3 n* Y9 F7 M+ W: z
再将需要加入的新功能进行设计估算。
  H; \# V& Z8 }( l4 P* J6 L
$ g0 t: b% }$ V# [% r* K) \两方面加起来后,在此基础上预估再增加20%-30%,基本上可以满足之后的设计需求。+ N( l+ e% o$ r9 @" J! Q

; V3 {( J2 e* i: E: |' w6 `甚至有时,现有的嵌入式逻辑分析仪也需要耗费内部存储模块,调试过程的资源消耗可能也需要考虑在内。4 A. H9 O+ {5 s5 I7 N
0 |, ]  c* ?$ ?7 O9 U
若FPGA留有余量:
! N6 I, b8 ?- C1 s/ w4 q% S$ _% x. t1 x
避免时序收敛对设计的影响,减少开发周期,快速进入板上调试阶段;; i; g; u. m$ ^5 U( }

! `2 K; Q1 `- C1 s0 r则对设计后期修改或产品版本更新所增加的逻辑单元,就能比较容易的被接纳;9 L% V9 O0 o5 F' O% }+ G4 P! j
: h/ w1 K8 X  H' t$ h9 ]
设计在FPGA上正常运行后,如果FPGA上有大量未使用的资源,此时可以考虑换区一个比较小的器件以降低成本,这时候要注意的就是引脚在移植代码时的修改问题。
% t/ Q5 w$ s) t# L速度需求) z1 `0 W7 x9 k% P  k
首先需要分析功能需求,然后在平衡资源与速度后,估计速度需求。同样也可以根据之前的设计来确定,根据FPGA供应商提供的datasheet,在最大速度的基础上,留出足够的安全余量,确定选型。
6 L- \% c( Z# t( J& u
, h+ I! m0 U' M- _! V$ K0 ~当然,也可以直接选择同类型的速度等级最高的器件,尽早的进入设计调试阶段。等功能完善之后,再选用一个较慢的FPGA器件来做降成本的设计。6 ?8 D- V5 n  A; i) `
引脚# L  |' s! s% V/ j* T

8 g( @+ o* X0 n+ ?) b设计需要I/O接口类型,直接影响到FPGA器件所需要的引脚数目和封装类型。在此必须知道I/O标准和驱动强度,以及外部的接口电气标准。1 i. l7 m/ }3 e; g0 U' O

+ x' W8 u* ]* A) _* [& s同时需要关注设计中的信号完整性问题,这些都需要与硬件工程师讨论后,进行确定。( s; K( C! `: C  Z$ g/ x$ m
6 T7 H- G7 `, \: j
甚至有时候调试阶段,也需要预留部分引脚作为调试引脚(内嵌逻辑分析仪的资源不够时)。5 O- |0 }" [- R8 d
IP的可用性- S( b, ?& d+ A* u, F* w' n* x4 H

. g; D  m0 o! A! k, w包括两方面:3 O% v; m& C5 s5 w$ q2 O; U
. L- l0 c- x( t: b: s. R4 X
一是芯片厂家的IP核的丰富性,如果提供足够多的IP核,覆盖我们的设计,当然是最好不过的;
$ w) |! Y# Q- p( K9 a' x4 H( R5 c7 O" P# ]3 D, E+ U( U
二是芯片厂家是否愿意以可接受的价格(更多可能是免费)的方式将这些IP核提供给我们。; Z) r6 P' E% P( Q! o+ s+ \

) S. T9 z2 s- t: l# G因为IP核的使用可以大大减少开发周期,缩短工时,降低开发成本,因此选型时也需要考虑这部分。
) t( ~% @: E8 ~; ?- Q8 I' z器件的可用性
- R- z+ f* Y- E& B* j7 M
" Q+ C& a, c$ ], B- V+ \, r9 N& x一些老旧器件可能会面临停产的风险,如果开发周期超过两年以上,建议选择最新或者次新的器件,因为几年后,目前最新或者次新的FPGA器件在经济上是比较划算的,也不用担心停产,导致供货不足影响产品出货;+ {7 [% U+ E! Z7 H3 Q
功耗! |$ x7 S8 T: Y% V4 K; G. W8 ]

3 K$ F! e7 Q0 \- E4 \: o根据设计的功能需求,确定FPGA需要使用的电源。例如对IP核、I/O、transceiver等模块,提供各自独立的电源层,FPGA需要的电源个数越多,电路板上的元器件成本就越高。
' t# I0 Y% L/ B2 o* V% B9 s: x3 e2 Q2 j
所以需要根据之前的设计、FPGA供应商提供的功耗评估软件等估算将要消耗的功耗,从而确定所需的器件。) E( l* T, T3 E
其他
& w3 [, x6 [( C# E. ]1 Z4 F( w
3 r4 a9 R2 f) M- J其他方面包括:# D5 P/ k( I. n: H, v
, N2 q# o8 d- w/ h& V0 R! r
器件的工具软件易用性,对于一些国产的FPGA器件,其开发软件稳定性较低,可能会额外增加开发成本,提高风险,因此在选型时,需要注意;3 `- N- b$ J$ X: W1 X; h3 y0 c3 x' T7 T

% S* K# O9 o! F7 a: i& v0 E器件在高低温、强辐射等极端环境下的性能表现;- f: x( J, q% g3 x7 V3 z
+ w% T  L& Q5 F
产品的继承性,一些常用功能模块的可移植性,考虑选型时,可能需要多考虑可以继承上一代产品的可用器件。+ w  v' U9 l# L: K. Y
# R2 F. e% [; ^2 t7 w" W9 j* S
总之,在选型的时候,为自己和同事省事,为公司省成本。+ Q; I; O) R' O) @# c
8 g. o6 x3 u' r

该用户从未签到

2#
发表于 2022-11-28 13:32 | 只看该作者
时钟速度(逻辑时钟、IO时钟等),不同Family能达到的速度不同' U, h- i4 J4 l, f
时钟数量,不同Family的时钟资源不同
7 s7 H+ |* F" j% ~! t% wIO数目和支持的电平标准
8 f2 d8 R7 O7 e4 w) X+ E" z' Y) s板上封装(焊接方式、体积大小)

该用户从未签到

3#
发表于 2022-11-28 13:39 | 只看该作者
产品调试和升级扩容空间,比如调试时用较大的器件,完成后改用同样封装较小规模的器件,这样挺重要的!

该用户从未签到

4#
发表于 2022-11-28 14:09 | 只看该作者
Spartan-7 的定位为低成本应用,容量中等,性能仅为满足一般的逻辑设计要求。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-28 02:25 , Processed in 0.062500 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表