找回密码
 注册
关于网站域名变更的通知
查看: 488|回复: 3
打印 上一主题 下一主题

MSP430F6726A晶振不起振问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-22 10:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神,小弟新使用MSP430F6726A做开发,遇到晶振不起振问题,头疼不已,还请各位大神指点迷津。6 q6 ^$ I+ f" ^$ E+ g
主要问题:使用32.768kHz晶振接mcu24,25管脚(XIN,XOUT),根据规格书使用12pF的匹配电容,晶振不起振,更换3pF,6pF,9pF,15pF,22pF,30pF,47pF匹配电容还是不起振,询问ti技术人员也没给出具体解决办法,基本上也是从PCB布线,电容匹配方面给分析的,但都已试过,没起作用,由于此款MCU自带晶振,外部晶振不起振会转到内部晶振起振,以下是源码部分从TI官网上弄得:, ~. W3 W/ x$ ]9 \" K
void  Systerm_Clock_init(void)
/ O, l; J2 ^- f& G$ S; Y/ a: p{  L+ S$ m- F! R7 z
   volatile unsigned int i;  
2 x# M  ^; F8 S( C   PJDIR |= BIT0 | BIT1 | BIT3;                         //ACLK, MCLK, SMCLK set out to pins
- T7 Q' P2 @( p1 H5 C' I   PJSEL |= BIT0 | BIT1 | BIT3;                         //PJ.0,1,3 for debugging purposes.; e: ~% T, T. o3 b! L+ _
. O9 f: o0 X: W
+ x% s$ x4 D# q0 x: K& x
   // Setup UCS  
6 Q2 |7 h$ i, v/ @6 a   // Loop until XT1 fault flag is cleared
/ O8 c9 {: Q1 R# P( s   do
1 i) j/ U& w/ _   {
2 U# ^: }3 q. B+ e+ j$ Z- S  i      UCSCTL7 &= ~XT1LFOFFG;                            //Clear XT1 fault flags
$ a# G+ {3 n& ~0 ~: H7 Z   } while (UCSCTL7 & XT1LFOFFG);                       //Test XT1 fault flag. {% W( ]8 o9 q- w
   0 |, l" ?  z0 N1 G& l+ n
   UCSCTL6 &= ~(XT1OFF);                                //XT1 On
& ^) r- ~  ]: w' C  ~7 Q) H   UCSCTL6 |= XCAP_3;                                   //Internal load cap
5 O9 J  E6 c% l1 H7 J4 Q5 j   __bic_SR_register(SCG0);                             // Enable the FLL control loop
5 Y: E+ b) |/ Q$ ?   UCSCTL0 = 0x0000;                                    //Set lowest possible DCOx, MODx
8 t7 w3 i& l0 B$ c0 k7 ~" ~4 c   UCSCTL1 = DCORSEL_5;                                 //Select DCO range 16MHz operation, }4 t6 Z+ H- _7 M
   UCSCTL2 = FLLD_0 + 511;                              //(N + 1) * FLLRef = Fdco=(487 + 1) * 32768 =15990784Hz= 16MHz                2 w" P$ k: w; }/ d( V
   __bic_SR_register(SCG0);                             //Enable the FLL control loop2 x2 ^( t% M& h$ y/ i3 \
   __delay_cycles(600000);                              //32 x 32 x 16 MHz / 32,768 Hz = 500000 = MCLK cycles for DCO to settle
2 i( t! a' t& B2 F: [- c6 e  U  
; a8 l8 i  B/ A   UCSCTL4 |= SELA_0+SELS_3+SELM_3;                     //Set ACLK = XT1,SCLK=MCLK=DCOCLK=16M
* d- [* r* ^; w0 \% U   UCSCTL6 &= ~(XT1DRIVE_3);                            //XT1 stable, reduce drive strength*/5 O5 |. f" S8 s& D& z
   4 T6 @% X6 i. d
}
0 F; t7 U3 `  ^实在不清楚到底哪出问题了,还望使用过此芯片的大神给指导一二。2 P) B! J4 Z( \9 Y0 w' Z7 d
3 p# K8 S( A0 z2 }* M/ }: b
3 ^7 V, W7 K' d9 B' l: M: s

该用户从未签到

2#
发表于 2022-11-22 11:14 | 只看该作者
看了看例程没问题,再检查一下其他的东西!

该用户从未签到

3#
发表于 2022-11-22 13:29 | 只看该作者
PCB板布线错误。单片机质量有问题。晶振质量有问题。负载电容或匹配电容与晶振不匹配或者电容质量有问题。

该用户从未签到

4#
发表于 2022-11-23 09:27 | 只看该作者
外部晶振是无源晶振,只要电路和电容没问题,就能起震
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-29 23:01 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表