找回密码
 注册
关于网站域名变更的通知
查看: 484|回复: 3
打印 上一主题 下一主题

MSP430F6726A晶振不起振问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-22 10:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神,小弟新使用MSP430F6726A做开发,遇到晶振不起振问题,头疼不已,还请各位大神指点迷津。6 s* V- g. e3 r/ k, t. d; Q: y( w
主要问题:使用32.768kHz晶振接mcu24,25管脚(XIN,XOUT),根据规格书使用12pF的匹配电容,晶振不起振,更换3pF,6pF,9pF,15pF,22pF,30pF,47pF匹配电容还是不起振,询问ti技术人员也没给出具体解决办法,基本上也是从PCB布线,电容匹配方面给分析的,但都已试过,没起作用,由于此款MCU自带晶振,外部晶振不起振会转到内部晶振起振,以下是源码部分从TI官网上弄得:% l) f! C/ z. t  \4 j6 R1 a" o% m8 ]
void  Systerm_Clock_init(void)
! i$ [- B: `# r  M% x+ j{
1 S- b; H2 X& t& \   volatile unsigned int i;  
% Y! m* ]3 j. h$ [9 a' O: s   PJDIR |= BIT0 | BIT1 | BIT3;                         //ACLK, MCLK, SMCLK set out to pins8 {- h: Q& e9 @9 m
   PJSEL |= BIT0 | BIT1 | BIT3;                         //PJ.0,1,3 for debugging purposes.
1 @; Z# U! }6 v* C) S! U) z- X7 T& n  ^6 J

& S% L9 }6 b3 [* I   // Setup UCS  ( C# f1 C: @5 ^, d% v
   // Loop until XT1 fault flag is cleared
+ \, r: f  _- ]8 K6 G  r# _( U   do
7 c, Y7 K9 V$ R, m   {
) a3 e/ `, ^! v3 [- b" K' c9 g      UCSCTL7 &= ~XT1LFOFFG;                            //Clear XT1 fault flags
) }& D2 f: {* z6 n, B; w3 A0 G8 Y) W3 j! d   } while (UCSCTL7 & XT1LFOFFG);                       //Test XT1 fault flag
' P, Z7 j% k/ y   
' K  |9 m, q/ Q) r! E$ `, O( F' M7 }   UCSCTL6 &= ~(XT1OFF);                                //XT1 On
3 ^9 B5 w: B& `- H. u* s, n   UCSCTL6 |= XCAP_3;                                   //Internal load cap
% l. }' I, h/ `5 J& p2 N# H- D   __bic_SR_register(SCG0);                             // Enable the FLL control loop
! `6 A2 S8 u  |7 A. ^& |# _   UCSCTL0 = 0x0000;                                    //Set lowest possible DCOx, MODx" s  T" j5 v0 F7 c4 ]; J& G
   UCSCTL1 = DCORSEL_5;                                 //Select DCO range 16MHz operation
; m" J3 g4 l! p& A' B6 @' M3 b   UCSCTL2 = FLLD_0 + 511;                              //(N + 1) * FLLRef = Fdco=(487 + 1) * 32768 =15990784Hz= 16MHz               
. [! Z, p( t4 a$ }   __bic_SR_register(SCG0);                             //Enable the FLL control loop
; Q* E1 u$ w) V. u' }   __delay_cycles(600000);                              //32 x 32 x 16 MHz / 32,768 Hz = 500000 = MCLK cycles for DCO to settle
+ N6 p: \0 u, A5 Q, K, g+ d  4 f. Z+ G/ s/ J. G
   UCSCTL4 |= SELA_0+SELS_3+SELM_3;                     //Set ACLK = XT1,SCLK=MCLK=DCOCLK=16M: @% I7 E8 S5 s4 j
   UCSCTL6 &= ~(XT1DRIVE_3);                            //XT1 stable, reduce drive strength*/1 W0 n) F  F( [
   / g& q' o9 N' O) X# l. j  q/ |' P
}
+ Q" X8 N: o" j+ e% G实在不清楚到底哪出问题了,还望使用过此芯片的大神给指导一二。- h7 M% {( V- ^
1 M& |0 L, y2 _. S
3 e8 ~) @- I* w) E/ m/ O2 w

该用户从未签到

2#
发表于 2022-11-22 11:14 | 只看该作者
看了看例程没问题,再检查一下其他的东西!

该用户从未签到

3#
发表于 2022-11-22 13:29 | 只看该作者
PCB板布线错误。单片机质量有问题。晶振质量有问题。负载电容或匹配电容与晶振不匹配或者电容质量有问题。

该用户从未签到

4#
发表于 2022-11-23 09:27 | 只看该作者
外部晶振是无源晶振,只要电路和电容没问题,就能起震
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-9 14:28 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表