找回密码
 注册
关于网站域名变更的通知
查看: 474|回复: 3
打印 上一主题 下一主题

MSP430F6726A晶振不起振问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-22 10:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神,小弟新使用MSP430F6726A做开发,遇到晶振不起振问题,头疼不已,还请各位大神指点迷津。( U! z* H. E2 {
主要问题:使用32.768kHz晶振接mcu24,25管脚(XIN,XOUT),根据规格书使用12pF的匹配电容,晶振不起振,更换3pF,6pF,9pF,15pF,22pF,30pF,47pF匹配电容还是不起振,询问ti技术人员也没给出具体解决办法,基本上也是从PCB布线,电容匹配方面给分析的,但都已试过,没起作用,由于此款MCU自带晶振,外部晶振不起振会转到内部晶振起振,以下是源码部分从TI官网上弄得:+ S: J' v1 e2 W8 j! S7 Z
void  Systerm_Clock_init(void)
' ?' ?/ s- M9 }{
- `% \$ K8 O/ r- L- v. Z. S   volatile unsigned int i;  " k0 G& A7 h2 ^' S, `4 p
   PJDIR |= BIT0 | BIT1 | BIT3;                         //ACLK, MCLK, SMCLK set out to pins4 x; q& e% \" X1 d5 G' L" H
   PJSEL |= BIT0 | BIT1 | BIT3;                         //PJ.0,1,3 for debugging purposes.
& J3 T: Y$ Q- ~" C! v. i7 ~: Y! x" x- u; ?
, i/ M2 H# M. U: ^9 ~+ T, M
   // Setup UCS  9 p, o7 ]0 C( k( I- e
   // Loop until XT1 fault flag is cleared
3 ?4 r7 t5 F9 E, c" n: }' K   do' b: `: b2 }' U% f
   {2 Q2 f+ C+ w& R2 Y" M) Y
      UCSCTL7 &= ~XT1LFOFFG;                            //Clear XT1 fault flags2 b* G+ X4 l) g4 Q9 ~1 G  _4 V
   } while (UCSCTL7 & XT1LFOFFG);                       //Test XT1 fault flag5 D) c& g3 ^- F( G, x% J0 O
   + K; F* R; @0 ]" ]% J
   UCSCTL6 &= ~(XT1OFF);                                //XT1 On
% f4 E% T) a  s6 n8 {4 q   UCSCTL6 |= XCAP_3;                                   //Internal load cap
  X' g! m$ i3 \! B   __bic_SR_register(SCG0);                             // Enable the FLL control loop0 ]( X3 F, t" y- e% T
   UCSCTL0 = 0x0000;                                    //Set lowest possible DCOx, MODx
7 a+ U9 b1 j! X) T4 {: `, [' Q. g/ |% d   UCSCTL1 = DCORSEL_5;                                 //Select DCO range 16MHz operation/ a2 c' Q  z& G/ a. S6 Y: H
   UCSCTL2 = FLLD_0 + 511;                              //(N + 1) * FLLRef = Fdco=(487 + 1) * 32768 =15990784Hz= 16MHz               
5 [1 h- p! w, o/ F  v1 X( }   __bic_SR_register(SCG0);                             //Enable the FLL control loop) _/ I5 ~& ]/ J6 {/ B6 c( [6 e
   __delay_cycles(600000);                              //32 x 32 x 16 MHz / 32,768 Hz = 500000 = MCLK cycles for DCO to settle5 S1 }, P2 }+ k0 e9 @* w
  & G/ `1 R7 e+ a
   UCSCTL4 |= SELA_0+SELS_3+SELM_3;                     //Set ACLK = XT1,SCLK=MCLK=DCOCLK=16M
. v0 {4 }, r- N; m, v( V% Q   UCSCTL6 &= ~(XT1DRIVE_3);                            //XT1 stable, reduce drive strength*// r2 y) {8 ]2 V+ c% K
   
' q* R- b" O8 g- r- c+ I  m* @}
. _) c# l+ ^* G. q实在不清楚到底哪出问题了,还望使用过此芯片的大神给指导一二。! n7 O* R% m. L& I

7 X1 c: ]7 @% @" j/ N& w9 [
: |4 C) d7 ~: c- t$ {5 Z

该用户从未签到

2#
发表于 2022-11-22 11:14 | 只看该作者
看了看例程没问题,再检查一下其他的东西!

该用户从未签到

3#
发表于 2022-11-22 13:29 | 只看该作者
PCB板布线错误。单片机质量有问题。晶振质量有问题。负载电容或匹配电容与晶振不匹配或者电容质量有问题。

该用户从未签到

4#
发表于 2022-11-23 09:27 | 只看该作者
外部晶振是无源晶振,只要电路和电容没问题,就能起震
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-16 09:22 , Processed in 0.093750 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表