找回密码
 注册
关于网站域名变更的通知
查看: 471|回复: 3
打印 上一主题 下一主题

MSP430F6726A晶振不起振问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-22 10:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神,小弟新使用MSP430F6726A做开发,遇到晶振不起振问题,头疼不已,还请各位大神指点迷津。
+ r: B7 ]) ?/ q8 W主要问题:使用32.768kHz晶振接mcu24,25管脚(XIN,XOUT),根据规格书使用12pF的匹配电容,晶振不起振,更换3pF,6pF,9pF,15pF,22pF,30pF,47pF匹配电容还是不起振,询问ti技术人员也没给出具体解决办法,基本上也是从PCB布线,电容匹配方面给分析的,但都已试过,没起作用,由于此款MCU自带晶振,外部晶振不起振会转到内部晶振起振,以下是源码部分从TI官网上弄得:. G- m- E! i# F6 V+ n# r
void  Systerm_Clock_init(void)0 h# w- R' e: A7 Q
{* B4 L( q' O' N4 C) {
   volatile unsigned int i;  
8 ^' J2 s4 @3 I2 i9 e* m   PJDIR |= BIT0 | BIT1 | BIT3;                         //ACLK, MCLK, SMCLK set out to pins
- i6 Q- @) \: F' ~* ?) o; B- L8 G; B   PJSEL |= BIT0 | BIT1 | BIT3;                         //PJ.0,1,3 for debugging purposes.$ ^2 F: H$ L+ X$ K# m& J9 x+ h
3 t/ M' q3 v# \" r6 d- M9 z! V

2 B( ?2 K1 [3 \   // Setup UCS  
! T+ C4 j1 q' q1 m& Z6 T   // Loop until XT1 fault flag is cleared
/ F5 Y0 d+ |9 H8 h3 r& v/ L3 k   do
# ~2 A9 L! Y" b: _. d8 g/ v   {
3 Y0 y1 @/ ^, }9 t1 f. @% D+ M      UCSCTL7 &= ~XT1LFOFFG;                            //Clear XT1 fault flags
4 [6 J9 ~0 l& i% W# \9 B   } while (UCSCTL7 & XT1LFOFFG);                       //Test XT1 fault flag: P& `+ ]  |% A! f# a
   
' O; w6 ]* Y. N" ~. i4 y9 i   UCSCTL6 &= ~(XT1OFF);                                //XT1 On
" [3 ?9 |# _& r4 h# l   UCSCTL6 |= XCAP_3;                                   //Internal load cap
8 r" z; {* o2 U- I% ]! h+ g   __bic_SR_register(SCG0);                             // Enable the FLL control loop
& K$ K3 {  a6 f; u. v: @/ `   UCSCTL0 = 0x0000;                                    //Set lowest possible DCOx, MODx( \0 S" @+ l* F  W! [! G5 r- w
   UCSCTL1 = DCORSEL_5;                                 //Select DCO range 16MHz operation
, x3 O" O# R! D9 u! C; I9 b   UCSCTL2 = FLLD_0 + 511;                              //(N + 1) * FLLRef = Fdco=(487 + 1) * 32768 =15990784Hz= 16MHz                # A4 M8 \+ E. z; v* \7 m5 M1 J% T
   __bic_SR_register(SCG0);                             //Enable the FLL control loop# g6 _( X% S6 }1 G* L$ T
   __delay_cycles(600000);                              //32 x 32 x 16 MHz / 32,768 Hz = 500000 = MCLK cycles for DCO to settle5 E" U- S! R+ a$ e- V
  / C# [' m( l4 X2 F
   UCSCTL4 |= SELA_0+SELS_3+SELM_3;                     //Set ACLK = XT1,SCLK=MCLK=DCOCLK=16M
5 `$ c+ C% t% b1 \3 h. U- ]   UCSCTL6 &= ~(XT1DRIVE_3);                            //XT1 stable, reduce drive strength*/3 Z/ j& r/ u5 E& x3 m) m/ u, i
   
, R+ L) C4 Z, V6 x( y. L' O' M}2 U$ q: t* G0 z) d  o
实在不清楚到底哪出问题了,还望使用过此芯片的大神给指导一二。+ h  j% F  s* @0 \

# r: _$ d5 ~; ?" h0 s/ v
; I8 |, p: x, x+ q

该用户从未签到

2#
发表于 2022-11-22 11:14 | 只看该作者
看了看例程没问题,再检查一下其他的东西!

该用户从未签到

3#
发表于 2022-11-22 13:29 | 只看该作者
PCB板布线错误。单片机质量有问题。晶振质量有问题。负载电容或匹配电容与晶振不匹配或者电容质量有问题。

该用户从未签到

4#
发表于 2022-11-23 09:27 | 只看该作者
外部晶振是无源晶振,只要电路和电容没问题,就能起震
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-11 00:56 , Processed in 0.078125 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表