找回密码
 注册
查看: 183|回复: 3
打印 上一主题 下一主题

求一个锁相环频率合成器PLL,锁定时间小于10uS

[复制链接]
  • TA的每日心情
    开心
    2022-1-21 15:21
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2022-11-21 11:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    求一个锁相环频率合成器PLL!
    & c  |0 d! ?' z# w$ u  R& ?锁定时间小于10uS,相位噪声差不多就行,哪位用过类似的,帮我推荐几个?
    4 f8 ]8 A4 Y6 r2 b7 ^: K主要看什么指标,测试用什么仪器测试?( f) M/ K4 k0 S2 h. ~
  • TA的每日心情
    开心
    2022-1-29 15:07
  • 签到天数: 2 天

    [LV.1]初来乍到

    2#
    发表于 2022-11-21 13:09 | 只看该作者
    这么快的时间只能用DDS+PLL+VCO实现
  • TA的每日心情
    开心
    2022-1-29 15:03
  • 签到天数: 2 天

    [LV.1]初来乍到

    3#
    发表于 2022-11-21 13:19 | 只看该作者
    一般工作带宽不宽的话用+PLL好了,由于PLL频率固定,速度近似于DDS了,但需要考虑的是相位噪声和杂散恶化程度能否接受) ]: V9 Y0 t# _
    如果PLL要切换频率,那要考虑多种方法了,比如切换环路带宽,精确预置等方法
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2022-11-21 13:29 | 只看该作者
    10-15us的锁定时间用pll还是可以实现的,选个电荷泵电流大点的PLL芯片,再选个增益大点的VCO。我当初用的是ADI的PLL芯片,VCO好像是Hittite的,测出来锁定时间就在10us左右。指标么最重要的就是相位噪声,锁定时间和杂散。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-28 21:57 , Processed in 0.062500 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表