FPGA中没有复位信号，可以使用PLL的locked作为系统的复位信号吗

dream123

复位信号主要是完成上电时寄存器的初始化，但是locked信号可能出现抖动，或者系统在运行过程中PLL出现unlocked的情况，这会影响到系统的运行啊，这个复位不是想要的，有没有什么好的办法可以解决这个问题呢？
我用的是cyclone 3系列FPGA
% A6 W& x7 W+ L  O5 N

replace

如果你的PLL是全局时钟的话，这个方法没有问题，这也是一种常用方法。
  u4 J; G" o" z( E+ k另外，对寄存器初始化，利用异步复位即可。

dream123

replace 发表于 2022-11-14 13:10
* _' n8 U, s2 ^, D) X如果你的PLL是全局时钟的话，这个方法没有问题，这也是一种常用方法。
另外，对寄存器初始化，利用异步复 ...

那利用异步复位什么意思，异步复位信号又从哪来?你能给我详细讲点吗？
6 L0 v$ E2 y# A. L% ^' z/ d还有就是通过PLL的locked作为复位信号是与时钟对齐的还是不对齐的
) c" v! }2 t8 x" @) H" R

replace

always@(posedge clk or posedge reset) begin
. s" p/ p. ]% g' Z  if(reset)
    reg_signal <= 'b0;
  else
' d0 [( R9 b- i# ^5 g  I/ R. w1 r: j# v    reg_signal <= xxx;
end
' _8 x+ M) r- i1 M( E; j' W这种就是异步复位，利用异步复位对reg_signal赋初值0。

/ b! a% [8 Z% C# ?& MPLL锁定前该时钟一般是不使用的，PLL锁定后（locked为高） 该时钟才可以使用。所以无所谓对齐不对齐。一般性，采用全局钟PLL的locked信号（或取反）作为全局复位信号，来给所有寄存器赋初始值。