|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
芯片遍布生活中的各个角落，在一些领域对芯片的制程是有很大要求的。比如智能手机产品，市面上的高端旗舰手机几乎都搭载５ｎｍ，４ｎｍ制程的处理器。
/ @1 r% h1 q3 | 指甲盖大小的芯片就能集成上百亿根晶体管，在有限的手机主板面积中发挥强劲的性能表现。由于手机主板面积非常宝贵，所以要想提升芯片的性能，在同样的芯片尺寸范围内，只能提高芯片制程工艺，增大晶体管密度，让芯片容纳更多的晶体管。1 f- S2 i4 F# J. ]; l3 Z
6 H4 e/ N. J& T& C9 C 只是未来的芯片制程会越来越难突破，而且成本也会增加。那么有没有既能节约成本，又能确保芯片性能提升的方式呢？3 \1 ]+ t; ^2 e' E6 p, k E
' S- C$ \3 J" G- L" W1 N4 R& r 或许先进封装是一个方向。用先进的封装技术来改变芯片搭载，布控方式。行业内探索的“芯粒”“芯片堆叠”等技术其实都是先进封装的一种。而根据形式类别的不同，会分为平面的２Ｄ和立体的３Ｄ封装技术。
3 \$ p5 Y/ p! f" Z8 A& k0 o V1 a# L5 R- w
台积电已经在大力探索先进封装，并帮助客户成功造出全球首颗３Ｄ封装芯片。大致来看，台积电是帮助名为Ｇｒａｐｈｃｏｒｅ的厂商生产出ＩＰＵ芯片，芯片的名称为“Ｂｏｗ”。
$ ~( N2 L/ U7 i9 r3 V
% n/ p1 C! B9 Q# R5 D, w1 ~( p Ｂｏｗ单个封装芯片中集成了６００亿根晶体管，而且采用的是７ｎｍ工艺制程。如果是传统的单颗芯片，７ｎｍ能集成几十亿根晶体管已经很不容易了，可以说是突破７ｎｍ极限了。, l/ _1 U: c; M- z: `: z! G2 K- S3 [
8 W) H$ J0 A s8 h. M& m 就算是５ｎｍ制程，市面上主流的芯片也仅仅集成一百多亿根晶体管。能做到６００亿根晶体管的密度，完全得益于先进封装技术的支持。2 n8 \4 W0 L, B: ~
2 |5 B: z3 n5 V9 J9 d U. E7 s/ K
那么这是怎样的芯片封装技术呢？其实使用的是台积电ＳｏＩＣ－ＷｏＷ技术，通过将两颗裸片上下叠加，上面的裸片负责供电和节能，下面的裸片保障运算和处理。在两颗裸片的３Ｄ封装效果下，性能叠加，算力和吞吐量都有所提升。 7 E+ F! e: I( m
) }5 w# b8 |0 }* W9 k
) u. p) @ T# o7 }4 T' T; l |
|
/1 
发表于 2022-11-2 14:36
收藏
淘帖
支持！
反对！