本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA jtag烧写概率失败原因是什么？
返回列表 发新帖
查看: 160|回复: 2
打印 上一主题 下一主题

FPGA jtag烧写概率失败原因是什么？

[复制链接]
aid4her

该用户从未签到
跳转到指定楼层
1#
发表于 2022-10-27 11:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
FPGA  jtag烧写概率失败原因是什么？
# d3 Y" y3 P% Y7 R9 t- ]& e( D' S: e

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
R_myself
  • TA的每日心情
    开心
    2022-1-21 15:08

    • 签到天数: 1 天

    [LV.1]初来乍到
    2#
    发表于 2022-10-27 13:15 | 只看该作者
    驱动出现了问题

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    fuu65iwi

    该用户从未签到
    3#
    发表于 2022-10-27 13:20 | 只看该作者
    随意插拔JTAG下载口，在多数情况下不会发生任何问题。仍然有很小的概率因为热插拔而产生的JTAG口的静电和浪涌，最终导致FPGA管脚的击穿。

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-20 20:31 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表