找回密码
 注册
关于网站域名变更的通知
查看: 182|回复: 2
打印 上一主题 下一主题

LUT实现移位寄存器的疑问?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-10-20 10:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
LUT是实现组合逻辑的SRAM,怎样实现一个时序的移位寄存器,是不是必须加一个触发器来配合LUT?, v* c) }' @/ F3 r$ S8 S

该用户从未签到

2#
发表于 2022-10-20 13:16 | 只看该作者
Xilinx Virtex 结构中的LUT 不是简单的组合逻辑。
0 P0 M& G" E0 u5 h当它被配置为 16x1 RAM 时,写操作是同步的。
. J/ f( ]  C+ a当它被配置为移位寄存器时,则无需消耗任何 flip-flop 资源。
  @4 u7 K! r! @8 D3 g$ C0 w4 z; I+ }" m7 M* m- L
事实上 Virtex LUT 的内部电路比看起来更复杂。

该用户从未签到

3#
发表于 2022-10-20 14:29 | 只看该作者
就是一些转换模型,或者说是,不同的组合。
$ ^- r2 M2 Y0 u8 d) a+ d它的两种主要分支是1D LUT和3D LUT。9 E/ B0 C; J- z- O. q* I7 `: r6 F

5 H) h0 g" u% }. s1D LUTs只能控制gamma值、RGB平衡(灰阶)和白场(white point)。
' I4 A( j/ R# v6 _3D LUT可以在立体色彩空间中描述所有颜色点的准确行为,所以它们可以处理任何显示的非线性属性,也可以准确地处理颜色突然的大幅变动等问题,能够实现全立体色彩空间的控制。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 17:12 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表