找回密码
 注册
关于网站域名变更的通知
查看: 239|回复: 4
打印 上一主题 下一主题

ISE 综合时,能用一个LUT替代深度不大于16位的移位寄存器吗?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-10-18 10:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Xilinx Virtex 架构中,每个对照表(LUT),都能够设置成为具有可编程深度(最多为 16)的移位寄存器。
# L6 c/ F4 ~2 U可否理解为,在写设计的时候,如果设计了一个深度不大于16位的移位寄存器,ISE 综合时就会用一个 LUT 来替代它?$ _8 o  M) i: N  G- W0 r

! Y0 X" ?' q  y6 e7 S3 |2 ]  i

该用户从未签到

2#
发表于 2022-10-18 13:26 | 只看该作者
大多数综合工具,例如 Synplify Pro 和Xilinx XST,都能根据源代码中的移位寄存器SRL16E来推断 LUT。) R% s0 p! P( I% f: x* \; ^( P5 [: c
即使是深度大于16的情况,此类工具也能够推断出多 SRL16E,从而实现移位寄存器。9 p$ h8 K( o3 A' b
利用此功能的另一种途径,是在原代码中例示一个 SRL16E。详细说明可以参考 Xilinx ISE 软件包中的库指南。

该用户从未签到

3#
发表于 2022-10-18 13:57 | 只看该作者
LUT作为移位寄存器配置时,要注意,delay的时钟节拍和LUT地址配置之间的关系!

该用户从未签到

4#
发表于 2022-10-18 14:38 | 只看该作者
LUT资源分两种(准确来说应该是SLICE分两种)/ C' m, I, A% I1 t7 P6 V
M和L的区别要记得,同时也能看出作为SLICEM功能还是很多的,如果全拿来作分布式RAM太浪费了,当需要的RAM比较大的时候,可以考虑使用BlockRam。

该用户从未签到

5#
发表于 2022-10-18 14:39 | 只看该作者
写代码时,能想到FPGA这些小结构的组成,将代码与结构契合度更紧密一些,无论是资源使用还是时序,都能得到非常明显地改善!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 17:57 , Processed in 0.140625 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表