在CPLD程序设计中怎么产生一个时钟信号？

fanA

我有一块EPM240GT100C5的cpld板子，上面有一个晶振的，因为在设计中要用到一个时钟信号，在程序中怎么输出固定脉冲数的时钟信号？
% T+ W" }) g! [, V  Q; t5 |) l1 d

Memory00

假设你板子上的时钟是24MHz，在原理图上会有像CLK0 之类的接口，只要将CKLO绑定到你的模块上的时钟端口就行了。你还可以通过分频模块将24MHz分成其他时钟频率。
5 ]$ I$ _4 _  X- ?( S, I$ Q

on1e

通过定义GCLK0--4做时钟输入脚，然后引脚绑定到外部即可。
% ?3 ?7 q& U* h

MrL1

操作系统通过系统时钟提供给应用程序所有和时间有关的服务。 由于系统时钟基本是一个软件变量，其表达时间的方式在不同的操作系统上也是不相同的。
+ V/ D0 P7 w* U* X% _% e