modelsim仿真只有输入没有输出波形

STGing

$ j" U; j) r8 T/ {( w& s3 N8 T仿真Altera一个很简单的分频，不知道为啥只有输入波形没有输出的波形，fout输出信号就是一条红线，求指点~~tb文件和原文件如下
. U" I) b1 I7 V. B5 P0 H6 f4 d`timescale 1 ns/ 1 ns
module div4_vlg_tst();
reg fin;                                            
wire fout;                    
, e. O0 k) U0 _% H! Y, Z+ `div4 i1 (
$ b: Y  ^/ I6 v- x. K.fin(fin),
.fout(fout)
2 I' T5 A0 f& V) d8 _0 T( ]# C);
. x7 U5 m& o% h1 y- j+ ~initial                                                
0 C+ M+ r# _" m: a0 q6 abegin                                                  
#0 fin = 1b'0;                  
4 y( ~; D* p* l, g/ ]end                                                   
always  #5  
5 N" ]5 k  n( n# B7 b% sbegin                                                  
# Z; ?& f9 ]: Hfin <= ~fin;
end                                                  
endmodule
* P/ I; W& }% [8 v

0 L6 o( `" i) b: G9 _+ t  Y' _原始文件
module div4(fin,fout );
; e6 Z9 L) c% Cinput        fin;        
output        fout;
reg       fout;        
# F! X4 R0 D( m: O; {" Greg        [1:0]q ;
always @(posedge fin)
1 Z) N5 w9 v$ B7 abegin
3 _; c! V3 k" O9 a5 [" J       if(q==1)
     begin
8 |1 n6 I8 @6 c; `       q<=0;
              fout =~fout ;
) K- h3 P' n4 p3 L( Q3 \     end
       else
      q<=q+1;
end
" Z1 C9 h6 C5 R6 ?endmodule

Terran

1、新建文件夹：modelsim_test，添加设计文件、testbench文件
2、打开Modlesim 10.1c
, n$ z2 Z: s7 G. p: N. a! D3、菜单栏：File—>Change Directory…—>选择新建的文件夹modelsim_test
, f0 |  X0 s: n" O7 k* w  Y: b% o4、菜单栏：Compile —> Compile…—>选中所有的设计文件、testbench—>Compile—>Yes—>Done
3 k6 f0 T9 N' K; k6 Z& }, j/ C5、菜单栏：Simulation–>Start Simulation…—>选中testbench文件—>将"Enable optimization"前的“√”取消
1 _7 X% [) l4 L( E7 |! [6、Start Simulation窗口中—>Libraries子菜单—>Add…—>在Select Library中选择包含IP核的library库—>OK—>OK
7、选中testbench文件，右击—>add wave
  a3 ~3 w+ u, h6 X/ @! e8、在波形图中点击"Restart"图标，生成仿真波形图
1 u7 o  z8 e! P6 p5 K9、菜单栏：File—>Save Format…—>点击“OK”—>保存仿真波形图wave.do文件
10、编译sim.do文件，以后测试直接在Modelsim的TCL窗口中输入do sim.do，调用出wave.do波形图。
& ^8 B' I3 R" o5 J4 L$ [9 T9 j先保证仿真的流程，有没有什么问题。对照一下。

niubility

计数器的级联构成各种形式的偶数分频和非等占空比的奇数分频，实现比较简单容易。
但是对半整数分频和等占空比的奇数分频，实现起来，就比较困难了。

jack_are

你的q是不是应该作为input，在testbench中并没有对q进行初始化等，也没有变化值。

RGB_lamp

q值什么时候为1，什么时候为0，你这都没有变化。怎么能行呢！