FPGA Cyclone III设备手册第 1 卷芯片数据手册

STGing · 发表于 2022-9-27 11:14

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

1. Cyclone III 器件系列概述

Cyclone® III 器件系列提供了高功能、低功耗和低成本的独特组合。 Cyclone III 器件系列基于台积电 (TSMC) 低功耗 (LP) 工艺技术、芯片优化和软件功能，可最大限度地降低功耗，为您的大批量、低功耗和成本敏感型提供理想的解决方案应用程序。为满足独特的设计需求，Cyclone III 器件系列提供以下两种变体：

■ Cyclone III——功耗最低、功能强大、成本最低
■ Cyclone III LS——具有安全性的最低功耗 FPGA

Cyclone III 器件系列具有约 5,000 至 200,000 个逻辑元件 (LE) 的密度和 0.5 兆位 (Mb) 至 8 Mb 的内存，静态功耗低于 ¼ 瓦，使您更容易满足您的功耗预算。 Cyclone III LS 器件率先在低功耗和高功能 FPGA 平台上实现了芯片、软件和知识产权 (IP) 级别的一套安全功能。这套安全功能可保护 IP 免受篡改、逆向工程和克隆。此外，Cyclone III LS 器件支持设计分离，使您能够在单个芯片中引入冗余，以减小应用的尺寸、重量和功耗。

Cyclone III 器件系列特性
Cyclone III 器件系列提供以下特性：

最低功耗 FPGA
■ TSMC 低功耗工艺技术和 Altera® 功耗感知设计流程实现最低功耗
■ 低功耗运行具有以下优势：
■ 延长便携式和手持应用的电池寿命
■ 降低或消除冷却系统成本
■ 在高温环境中运行
■ 热插拔操作支持

设计安全功能
Cyclone III LS 器件提供以下设计安全特性：
■ 使用 256 位易失性密钥的高级加密标准 (AES) 配置安全性
■ 使用 uartus® II 软件针对设计分离流程优化的路由架构
   ■ 设计分离流程实现了设计分区之间的物理和功能隔离
■ 能够禁用外部 JTAG 端口
■ 到内核的错误检测 (ED) 周期指示器
   ■ 在每个 ED 循环中提供通过或失败指示器
   ■ 提供对配置随机存取存储器 (CRAM) 位的有意或无意更改的可见性
■ 能够执行归零以清除 FPGA 逻辑、CRAM、嵌入式存储器和 AES 密钥的内容
■ 内部振荡器支持系统监控和健康检查功能提高系统集成度
■ 高存储器逻辑比和乘法逻辑比
■ 适用于用户 I/O 受限应用的高 I/O 数量、中低密度设备
   ■ 可调节 I/O 压摆率以提高信号完整性
   ■ 支持LVTTL、LVCMOS、SSTL、HSTL、PCI、PCI-X、LVPECL、总线LVDS（BLVDS）、LVDS、mini-LVDS、RSDS、PPDS等I/O标准
   ■ 支持多值片上匹配 (OCT) 校准功能，以消除工艺、电压和温度 (PVT) 的变化
■ 每个器件四个锁相环 (PLL) 为器件时钟管理、外部系统时钟管理和 I/O 接口提供强大的时钟管理和综合
   ■ 每个 PLL 五个输出
   ■ 可级联以节省 I/O、简化 PCB 布线并减少抖动
   ■ 可动态重新配置以改变系统中的相移、倍频或分频或两者，以及输入频率，而无需重新配置设备
■ 无需外部控制器的远程系统升级
■ 专用循环冗余码检查器电路，用于检测单事件翻转 (SEU) 问题
■ 用于 Cyclone III 器件系列的 Nios® II 嵌入式处理器，提供低成本和定制的嵌入式处理解决方案
■ 来自 Altera 和 Altera 的大量预构建和验证 IP 内核大型功能合作伙伴计划 (AMPP) 合作伙伴
■ 支持DDR、DDR2、SDR SDRAM、QDRII SRAM等高速外部存储器接口
   ■ 自动校准 PHY 功能简化了时序收敛过程并消除了用于 DDR、DDR2 和 QDRII SRAM 接口的 PVT 变化

Cyclone III 器件系列支持垂直移植，允许您将器件移植到具有相同专用管脚、配置管脚和电源管脚的其他器件，以适应给定的跨器件封装密度。这使您可以随着设计的发展优化设备密度和成本。

表 1-1。 Cyclone III 器件系列特性

Family	Device	LogicElements	Number ofM9K; r: Q Q- i- w. C( O Blocks	Total RAMBits	18*18' b/ W0 E8 q6 R/ u Multipliers	PLLs	Global / H" T( T/ [; W# g& FClock " ^- q7 x c: l/ _8 CNetworks	MaximumUser ! B2 c! z; J$ w/ e, w Y1 B$ ^I/Os
Cyclone III	EP3C5	5,136	46	423,936	23	2	10	182
	EP3C10	10,320	46	423,936	23	2	10	182
	EP3C16	15,408	56	516,096	56	4	20	346
	EP3C25	24,624	66	608,256	66	4	20	215
	EP3C40	39,600	126	1,161,216	126	4	20	535
	EP3C55	55,856	260	2,396,160	156	4	20	377
	EP3C80	81,264	305	2,810,880	244	4	20	429
	EP3C120	119,088	432	3,981,312	288	4	20	531
Cyclone III LS	EP3CLS70	70,208	333	3,068,928	200	4	20	429
	EP3CLS100	100,448	483	4,451,328	276	4	20	429
	EP3CLS150	150,848	666	6,137,856	320	4	20	429
	EP3CLS200	198,464	891	8,211,456	396	4	20	429

表 1–2 列出了 Cyclone III 器件系列封装选项、I/O 管脚和差分通道数。
表 1-2。 Cyclone III 器件系列封装选项、I/O 引脚和差分通道数 (1)、(2)、(3)、(4)、(5)

表 1-2 注释：
(1) 对于每个器件封装，第一个数字表示 I/O 管脚的编号；第二个数字表示差分通道数。
(2) 有关器件封装规范的更多信息，请参阅 Cyclone III 封装和热阻网页。
(3) I/O 管脚数是器件封装组合支持的最大 I/O 数（包括时钟输入管脚），可能会受到为器件选择的配置方案的影响。
(4) 所有封装均提供无铅和有铅选项。
(5) Cyclone III 和 Cyclone III LS 器件之间不支持垂直迁移。
(6) F780 封装中的 EP3C40 器件支持受限的垂直迁移。如果您启用迁移到 EP3C120 并使用电压参考 I/O 标准，则最大用户 I/O 限制为 510 个 I/O。如果您不使用电压参考 I/O 标准，您可以增加 I/O 的最大数量。
(7) E144 封装在封装底部有一个外露焊盘。这个裸露焊盘是一个接地焊盘，必须连接到 PCB 上的接地层。将此裸露焊盘用于电气连接，而不是用于散热目的。
(8) Quartus II 软件版本 7.1 SP1 及更高版本支持所有 Cyclone III 器件 UBGA 封装，但 UBGA 除外Quartus II 软件版本 7.2 支持的 EP3C16 包。

第一节设备核心
第 1 章 Cyclone III 器件系列概述
Cyclone III 器件系列特性。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1
最低功耗的 FPGA。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1
设计安全功能。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2
增加系统集成。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2
Cyclone III 器件系列架构。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–6
逻辑元件和逻辑阵列块。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–6
内存块。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–7
嵌入式乘法器和数字信号处理支持。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–7
时钟网络和 PLL。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–8
输入/输出功能。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–8
高速差分接口。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–8
自动校准外部存储器接口。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9
支持行业标准的嵌入式处理器。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9
热插拔和上电复位。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9
SEU 缓解。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-10
JTAG 边界扫描测试。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-10
Quartus II 软件支持。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-10
配置。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11
远程系统升级。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11
设计安全性（仅限 Cyclone III LS 器件）。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11
参考和订购信息。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-12
文档修订历史。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-13
第 2 章 Cyclone III 器件系列中的逻辑元件和逻辑阵列模块
逻辑元素。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–1
乐特点。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–2
LE 操作模式。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–3
正常模式。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–3
算术模式。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–4
逻辑阵列块。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–4
拓扑。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–4
实验室互连。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–5
实验室控制信号。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cyclone III 器件系列中的 LVDS I/O 标准支持。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–7
使用 LVDS 进行设计。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–8
Cyclone III 器件系列中的 BLVDS I/O 标准支持。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–8
使用 BLVDS 进行设计。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–9
Cyclone III 器件系列中的 RSDS、Mini-LVDS 和 PPDS I/O 标准支持。 . . . . . . . . 7–10
使用 RSDS、Mini-LVDS 和 PPDS 进行设计。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–10
Cyclone III 器件系列中的 LVPECL I/O 支持。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–12
Cyclone III 器件系列中的差分 SSTL I/O 标准支持。 . . . . . . . . . . . . . . . . . . 7–13
Cyclone III 器件系列中的差分 HSTL I/O 标准支持。 . . . . . . . . . . . . . . . . . . 7–14
真正的输出缓冲功能。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–15
可编程预加重。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–15
高速 I/O 时序。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–16
设计指南。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–17
差分焊盘放置指南。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–17
电路板设计注意事项。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–17
软件概述。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–18
文档修订历史。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–19
第 8 章 Cyclone III 器件系列中的外部存储器接口
Cyclone III 器件系列存储器接口引脚支持。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–2
数据和数据时钟/选通引脚。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–2
可选奇偶校验、DM 和纠错编码引脚。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–10
地址和控制/命令引脚。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–10
内存时钟引脚。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–10
Cyclone III 器件系列存储器接口特性。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-11
DDR输入寄存器。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-11
DDR 输出寄存器。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-12
华侨城。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-13
锁相环。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-13
文档修订历史。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-14
第三节。系统集成
第 9 章 Cyclone III 器件中的配置、设计安全和远程系统升级
家庭
配置功能。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9–2
配置数据解压。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9–3
配置要求。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9–5
POR 电路。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9–5
配置文件大小。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-7
配置和 JTAG 引脚 I/O 要求。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-7
配置过程。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9–8
充电。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9–8
重置。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9–8
配置。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9–9
配置错误。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9–9
初始化。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
用户模式。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
配置方案。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11
AS 配置（串行配置设备）。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12
单设备 AS 配置。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13
多设备 AS 配置。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14
使用相同的设计配置多个 Cyclone III 器件系列。 . . . . . . . . . . . . . . . . . . 9-16
.......
第 12 章 Cyclone III 器件系列的 IEEE 1149.1 (JTAG) 边界扫描测试
IEEE标准。 1149.1 BST 架构。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12–1
IEEE标准。 1149.1 BST 操作控制。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12–2
JTAG 链中的 I/O 电压支持。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12–5
IEEE 标准指南。 1149.1 英国夏令时。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-6
边界扫描描述语言支持。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7
文档修订历史。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7
附加信息
如何联系 Altera。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .信息–1
排版约定。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .信息–1