如何在fpga上实现将25M晶振频率分频为1HZ的信号,求Verilog HDL完整程序

fuu65iwi

如何在FPGA上实现将25M晶振频率分频为1HZ的信号,求Verilog HDL完整程序
, T3 e5 v" T9 b8 _: c2 [# |. ^  ?

Nain

module div(clk25M,clkout); //分频，产生1HZ频率
input clk25M; //输入24MHz，输出1Hz
output reg clkout;
integer A=0; //计数器
# o  l- ^7 _7 m4 Lalways@(posedge clk10M)
if(A<=12500000)A<=A+1; //计数器每记到12.5M，clk翻转一次
3 T3 l# m" P- M0 }+ o1 X5 gelse begin clkout<=~clkout;A<=0;end
2 v7 a3 _: b& \endmodule

peerless2021

这个直接用锁相环PLL不就行了，设置下参数，立马就能实现。