FPGA|Intel 如何用FPGA实现JESD204B协议(一)

STGing

+ A" a7 ^% ~. e3 n5 X5 r0 z
1 . JESD204B是什么
) F5 E0 b. y% i3 i4 T+ y, v- c+ ]JESD204B标准提供一种将一个或多个数据转换器与数字信号处理器件对接的方法(通常是ADC或DAC与 FPGA对接)，相比于通常的并行数据传输，这是一种更高速度的串行接口。该接口速度高达12.5 Gbps/ 通道，使用帧串行数据链路时钟和对齐字符，它减少了器件之间的走线数量，降低了走线匹配要求，并 消除了建立与保持时序约束问题，从而简化了高速转换器数据接口的实施。
) a* k, s  ?$ S1 b9 G
2 . JESD204B的优缺点
2.1 优点
# }1 k0 _4 ~# g1 u- Y; w·减少了PCB布板空间，减小了器件的引脚和封装大小。
·不用再使用数据接口时钟（时钟嵌入在比特流中，利用恢复时钟技术CDR）。
" W2 H' x' R- y7 b·不用担心信道偏移（信道对齐可修复此问题，RX端FIFO缓冲器）。
$ X) \- V/ n! a2 D) Y4 [( U
2.2 缺点
6 U. o) v7 B* ^, i* u8 A · 更复杂的电路设计，需要特殊的时钟电路。
6 W& W( L3 \/ _( W1 f9 C. V  R· 增加了接口的传输延时。

2.3 JESD204B、LVDS接口对比：
$ |% v& @% Y7 X9 V
5 m7 _$ O  J& E6 I

接口类型	JESD204B	LVDS
最高速率	12.5Gbps	1Gbps(DDR)
是否需要随路的时钟线	不需要,采用CDR技术从数据流中恢复时钟	需要时钟线:一条差分位同步时钟线,一条差分帧同步时钟线
是否需要链路对齐	不需要	需要数据线和时钟线之间严格对齐
引脚数(14bit,1GSPS采样)	4条(2对数据差分线)	32条(12对数据差分线+2对差分时钟线)

& @5 ]. t% v5 Q2 x9 Q) m9 d& S
3.JESD204B Subclass
JESD204B接口共有三个子类：Subclass 0、 Subclass 1、Subclass 2（常见Subclass 1，不
( Y$ ]: n4 R2 `% q2 q: M同子类的区别主要跟信号SYSREF和SYNC~的有无有关）。
* J/ }' p6 p6 l( {2 y% \( l+ U
3.1 Subclass0
% c2 d1 u& C& Q6 X1 d5 S" NSubclass 0 uses device clock, lanes, and SYNC~（子类0只有SYNC~信号）；
3 @4 s6 |" P  x6 t
' l$ |4 ^' c8 Z: I2 i  x
0 [$ ]* R' o: j3.2 Subclass1
Subclass 1 uses device clock, lanes, SYNC~, and SYSREF（子类1有SYNC~和SYSREF信号）；

& u. F/ c% q5 |- |
2 Z' C4 S4 q; f2 s3 n

% T1 F8 ^& j. N" z$ m2 Q

zhi_hui_zhou

JESD204C的传输层与JESD204B相同。传输层中组装的数据帧以8个八位字块的形式通过链路发送

Terran

连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口。
+ e% P0 }4 Z5 w- \1 Q优点有：
: B' j1 h; N) E$ [, L; n  W减少了PCB布板空间。
减小了器件的引脚和封装大小。
更简单的时序控制