ECO导入问题

lanxinzyf

汗，我刚的贴没发上去么？又要重新打了。
/ ~+ J4 |  q$ g
% x5 S, B- |2 y原理图更改后需要导入PCB，
# k: w( ], J5 K# ~2 g但是比对过后导入ECO文件却发现一些本已连好的走线被删了，只能重画（ECO是用ASC与PCB比对）
5 `- O" W) q5 a; d大家认为是网络修改的内容与这些网络相关的原因
但却发现并不是所有这种情况走线都会被删
) n# \- m0 j  ?& D- v; ^: F7 E
1 U8 w7 f" V! Y* F- r" T1 ~% b不知道是什么原因
; }0 u! D" N7 ~8 _2 M/ S- a个人猜测：会不会与ECO文件有关，它下面的那一票网络每次都让我很头痛啊··
- C6 C- W7 A$ k$ m3 w5 K随便找了个ECO文件贴下，^_^

lanxinzyf

有时如果是简单的板，线删了重新连下也不费什么时间
但是有VGA，DDR之类的那些板，特别是走线又有特殊要求的，线被删了很头痛啊。唉···

李加乘

我也碰到过，本来想重走了，后来又重新导了几次，就没在删掉了，至今也不知道原因，顶起来，不知有没有高人帮忙

lanxinzyf

有哪位高手进来帮忙下啊

geniereta

你在ECO以前，要保证你现在的元件位号，和被替换的元件的位号是一致的，就不会出问题，

lanxinzyf

Original posted by geniereta at 2008-6-27 15:28
/ j# _5 _: B9 q+ F; A% w5 I你在ECO以前，要保证你现在的元件位号，和被替换的元件的位号是一致的，就不会出问题，

2 T+ @* P1 M* N4 _" g有啊，都是在原先的原理图基础上更改的啊。位号什么的都不会动的。
* g* z5 a  W1 s: V4 a9 G
, n6 l$ |7 }; z9 H( }% J' V因为不是每次导，线都会没掉，所以感觉有点奇怪哦。

luokefei01

Quote:

Original posted by geniereta at 2008-6-27 15:28 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计5 |$ ~$ @; f; [/ e3 l# w' D
你在ECO以前，要保证你现在的元件位号，和被替换的元件的位号是一致的，就不会出问题，

& ?) \, Q# l" J  b, l. S6 v5 {) \1 p% h9 |% o$ A8 nPCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计+ l! Q3 y! O" q
有啊，都是在原先的原理图基础上更改的啊。位号什么的都不会动的。PCB论坛网站' p. M6 V1 e) }- m
3 A+ Y& p1 n& e3 |, O2 c0 APCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计0 C, A  J7 ^, Y+ D+ [" R7 Y
因为不是每次导，线都会没掉，所以感觉有点奇怪哦。
7 }  G5 N) T( ?# r2 w1 L
而且还要保证你在原理图中给的封装，在你的PADS library里面是否都有这些封装。你再试试，

lanxinzyf

回楼上的
我们这边原理图跟PCB的库是一起建的,封装对应上肯定没问题