|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 wuhu.cool 于 2011-12-2 10:18 编辑 : `9 w, L8 U1 o
/ j' O# I9 J, d1 ^/ u+ ]# g. W4 Q& O 在PCB SI GXL运行Analyze →SI/EMI sim→Probe选择一条网络出现下面情况,如图1:
0 a+ R' g8 Z* b1 l- D3 q 6 H* V! j- U: T, L% |# c! `. G
Driver Pins和Load Pins为什么会是空白呢?" E$ I+ C+ a" A( Z# d
$ U" e6 w. y; c) s8 B
" q7 t6 Z* a9 [% t& ^: K9 i 还有在Sigxplorer 里仿真后出现以下警告,如图2!4 w+ G f* t% d6 F% D. t; i7 M4 h
, s) ^3 F# Z* X8 \+ @8 e, h
这是为什么呢?+ r; z* U6 ]' o! g5 f' x
谁能帮下我!
. Y5 d f) S6 Z5 U& z7 J$ |: _ |
|