|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 hawk1226 于 2022-8-25 12:00 编辑
' @% v2 p2 U7 ~0 r% K9 e9 c! {: x9 D7 n- k( t; E
最近做一个项目，外购CPU核心板，自行开发接口板；' R) B/ w) Y& Y# a' Y' W
接口板设计了千兆PHY，最后发现网络在千兆模式下传输失败，
% k1 o6 m7 o! n& K& n: @$ r' z$ V经过测量信号SI发现，TX信号在PHY端变形，上升沿变缓，- Q! q# l) g- M; A1 \; @
而在厂家提供的开发板上，信号没有变形；
9 i) s7 Y, L4 l& x7 N厂家开发板RGMII设计走线 4mil，我司设计接口板RGMII设计走线 6mil（50Ω）。3 o% x' k$ t, j Q
我猜测核心板走线设计应该是 4mil （50Ω）。! c; n+ a/ m; R* ^$ H6 K! i
/ ^$ L5 k4 R( w3 f( r2 h
各位同仁，关于这类设计中，应该怎么来设计PCB叠层。
6 L- J( G: S% [; P- t# x8 t有没有好的意见建议。% o T' C( o# p( p& u2 ~' p" M
2 O" Y4 j0 Y6 V1 G* y4 t4 C7 K6 }
谢谢！) j- R7 U4 w4 l: W
% X$ E8 @+ [( _1 i
7 k n1 c# S1 U/ r7 l6 l- ]8 T7 a. F4 Z" y
归纳一下：. ?# E5 X. W# H/ a
两个PCB对接，阻抗设计是否应该成相同的线宽.+ N5 _7 w- |" V
比如，核心板8层，4mil=50Ω；接口板 4层，3 e0 Z+ z1 v; M3 Q) }+ d: Y
方案一、接口板根据4层设计，空间较大，可设计成 8 mil = 50Ω；这样衰减小。1 ^3 x" j6 {" x7 Z1 W. P
方案二、接口板4层，但根据对接核心板的线宽，设计成 4mil=50Ω；; s5 Z( K e& a+ S2 H. _- ?
这两个方案哪个更可行，根据我这个项目测试结果来看，方案二信号质量更好。
, F* c6 W( P0 @1 E& f4 r) O
& k; q! s& H4 o, \) [. Z |
|
/1 
发表于 2022-8-24 20:43
收藏
淘帖
支持！
反对！