|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 hawk1226 于 2022-8-25 12:00 编辑 * u0 U" U# h! m
1 `6 M- |& g- q
最近做一个项目，外购CPU核心板，自行开发接口板；
N/ N5 q. i6 B# D q接口板设计了千兆PHY，最后发现网络在千兆模式下传输失败，- I3 |7 g# O( b/ g4 ]
经过测量信号SI发现，TX信号在PHY端变形，上升沿变缓，
: ]' u& M( b% Y6 ~9 Q9 M而在厂家提供的开发板上，信号没有变形；4 E" o% J" M0 u/ U" ~5 j* D* a
厂家开发板RGMII设计走线 4mil，我司设计接口板RGMII设计走线 6mil（50Ω）。, T" a& K" B6 F
我猜测核心板走线设计应该是 4mil （50Ω）。. l+ B, e( I1 m
" M6 i: N! h) D6 v1 P1 N
各位同仁，关于这类设计中，应该怎么来设计PCB叠层。% S2 X& j* X' X7 e4 i, x# l
有没有好的意见建议。9 }6 P T: @8 _ Y- V6 U6 r, ]
1 s7 Y4 ?( r% _' o9 }$ N1 X; }
谢谢！
) a& u! @# B) ]
$ P2 P) r4 A8 Y9 I1 z: i
/ P( z# I" {4 q. {: i4 E. p! Q; J! H
归纳一下：7 ~; T {0 C* v
两个PCB对接，阻抗设计是否应该成相同的线宽.5 b5 U( v) K3 P s1 g1 H
比如，核心板8层，4mil=50Ω；接口板 4层，
1 h+ j: Y9 B0 c) o0 P( Q! ~5 n! s方案一、接口板根据4层设计，空间较大，可设计成 8 mil = 50Ω；这样衰减小。
& q2 e+ c7 M$ z/ A方案二、接口板4层，但根据对接核心板的线宽，设计成 4mil=50Ω；
" j3 i! ~3 z8 o6 a) w这两个方案哪个更可行，根据我这个项目测试结果来看，方案二信号质量更好。4 ^2 ~" W4 R" M' X& S! A* U& k
$ I, L# Q3 {1 X2 z
|
|
/1 
发表于 2022-8-24 20:43
收藏
淘帖
支持！
反对！