关于两个PCB互连的叠层设计问题讨论

hawk1226

* U8 G. `- x" D! v
最近做一个项目，外购CPU核心板，自行开发接口板；
. H( l9 r/ K' c4 o- a接口板设计了千兆PHY，最后发现网络在千兆模式下传输失败，
经过测量信号SI发现，TX信号在PHY端变形，上升沿变缓，
" _" {0 \7 I# _+ Q而在厂家提供的开发板上，信号没有变形；
* D' i+ p5 O: }+ @6 s( B厂家开发板RGMII设计走线 4mil，我司设计接口板RGMII设计走线 6mil（50Ω）。
. ?9 A. r+ _& t) O0 c! D我猜测核心板走线设计应该是 4mil （50Ω）。

各位同仁，关于这类设计中，应该怎么来设计PCB叠层。
. G7 S2 A9 U+ C' n. L有没有好的意见建议。

1 f) C+ B" }% C* g谢谢！
0 g4 Y9 Y( E2 u% a- w" M1 A
3 m3 D& q( F# k* i, h

1 R6 k7 Z( e) e% ]2 m归纳一下：
两个PCB对接，阻抗设计是否应该成相同的线宽.
7 @! w5 P- c9 D) l. E- K3 B比如，核心板8层，4mil=50Ω；接口板 4层，
" \* ~$ L( {7 m$ O方案一、接口板根据4层设计，空间较大，可设计成 8 mil = 50Ω；这样衰减小。
方案二、接口板4层，但根据对接核心板的线宽，设计成 4mil=50Ω；
这两个方案哪个更可行，根据我这个项目测试结果来看，方案二信号质量更好。
. g9 z! W" {7 }+ E5 F
; |: [% k% ?) C4 v5 \% a6 _$ }

Dollche

坐等一个，学习的机会。哈哈

hcf830716

个人理解的是阻抗不止跟线宽有关，线宽相同也不代表阻抗相同，两块板都统一按相同的阻抗值设计就可以吧。

bazhonglei

核心板和接口板的线宽没有什么联系，保证阻抗匹配一致就行，不是说核心板线宽是多少接口板就是多少，阻抗匹配不是简单的线宽设置，涉及多个方面，具体的要根据你的板子叠层方式、线宽、板材等都有很重要关系

EDA_Mr_PENG

上升沿变缓，是不是由于阻抗不匹配造成的，只要阻抗保持一致就行了。

killer00

1234567890-