CY7C68013A usb芯片fpga通讯问题求助

hfiwioq

用的是cy官方例程调试，从电脑发送数据12345678，FPGA接收数据只接收了16位1234，后面的数据不发送了，请教各位是什么问题
9 o6 }0 I3 P) C* x' O, c

peerless2021

信息感觉有点少
/ V3 y5 j; r8 N2 w4 ^5 i9 `* s8 z用的哪一个官方的历程, 看图片应该是slave fifo的模式, 同步还是异步, 同步的话, 需要提供时钟IFCLK, 异步的话, 不用提供IFCLK时钟, ,应该是SLRD的边沿读取数据,
# p8 M; V/ k- t7 p上位机用的是API二次开发做的, 还是用的官方control panel那个工具
如果是官方的, 是如何设置
7 X/ ]$ @/ x; J, g8 ]确定PC发送了12345678么, 可以用抓包工具抓一下看看, 确认是否发出去
4 a# Y* R4 o0 w) e; L  s8 m0 h下位机芯片是否接到完整的数据
FlagA这个是fifo什么标志,EF,FF,PF,极性是高有效还是低有效。

hfiwioq

peerless2021 发表于 2022-8-12 13:32
& z. H4 v9 v/ q# I$ E信息感觉有点少
用的哪一个官方的历程, 看图片应该是slave fifo的模式, 同步还是异步, 同步的话, 需要提供 ...

0 M4 z6 E* U2 F) b6 a- q的官方slave fifo程序，固件，调试工具。 同步模式，fpga输出ifclk，
flagA是EP2EF，默认极性，flagA一直为高是不是数据一直在端口里没输出出来？


* Q* I* U, @; l: `6 @4 l; ]

9 M& X6 n' L+ X( R; l