CY7C68013A usb芯片fpga通讯问题求助

hfiwioq

用的是cy官方例程调试，从电脑发送数据12345678，FPGA接收数据只接收了16位1234，后面的数据不发送了，请教各位是什么问题
& {* I" Z- u- N9 z' N2 N

0 C) p% v" Y3 O# {! `+ k" \& f

peerless2021

信息感觉有点少
: [5 B5 T- v# e用的哪一个官方的历程, 看图片应该是slave fifo的模式, 同步还是异步, 同步的话, 需要提供时钟IFCLK, 异步的话, 不用提供IFCLK时钟, ,应该是SLRD的边沿读取数据,
( t/ h7 R5 M  z% I上位机用的是API二次开发做的, 还是用的官方control panel那个工具
如果是官方的, 是如何设置
# d$ f1 y- Y" ]( B5 f, w确定PC发送了12345678么, 可以用抓包工具抓一下看看, 确认是否发出去
* z; q2 B9 Y7 u+ b下位机芯片是否接到完整的数据
2 `# b$ d: d6 ?9 c  B' ZFlagA这个是fifo什么标志,EF,FF,PF,极性是高有效还是低有效。

hfiwioq

peerless2021 发表于 2022-8-12 13:32
, p- O1 t% c, I2 d( k# b信息感觉有点少
用的哪一个官方的历程, 看图片应该是slave fifo的模式, 同步还是异步, 同步的话, 需要提供 ...

的官方slave fifo程序，固件，调试工具。 同步模式，fpga输出ifclk，
% f- x; }' \0 M8 p+ I1 B' DflagA是EP2EF，默认极性，flagA一直为高是不是数据一直在端口里没输出出来？



3 x5 F$ \; ~% w! ]$ y# J; O
* A+ B) O7 c/ J  W, Z. l