Verilog HDL基础语法入门

dragongfly · 发表于 2022-8-10 09:55

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

主要内容：
Verilog 的应用
Verilog 语言的组成部件
结构级的建模与仿真
行为级的建模与仿真
延迟参数的表示
Verilog 的测试平台：
怎样产生激励信号和控制信号
输出响应的产生、记录和验证
任务和函数
用户定义的元器件（primitives）
可综合风格的Verilog 建模

Verilog 的应用
Verilog HDL是一种用于数字逻辑电路设计的语言:
- 用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。
- Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。
这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：
●系统级(system): 用高级语言结构实现设计模块的外部性能的模
●算法级(algorithmic): 用高级语言结构实现设计算法的模型。
●RTL级(Register Transfer Level): 描述数据在寄存器之间流动和如何处理这些数据的模型。
●门级(gate-level): 描述逻辑门以及逻辑门之间的连接的模型。
●开关级(switch-level): 描述器件中三极管和储存节点以及它们之间连接的模型。

一个复杂电路的完整Verilog HDL模型是由若个 Verilog HDL 模块构成的，每一个模块又可以由若干个子模块构成。
利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计。
Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下八项功能：
●可描述顺序执行或并行执行的程序结构。
●用延迟表达式或事件表达式来明确地控制过程的启动时间。
●通过命名的事件来触发其它过程里的激活行为或停止行为。
●提供了条件、if-else、case、循环程序结构。
●提供了可带参数且非零延续时间的任务(task)程序结构。
●提供了可定义新的操作符的函数结构(function)。
●提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。
●Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。
●Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。

Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习 Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。

模块的抽象
技术指标：用文字表示；用算法表示；用高级行为的Verilog模块表示
RTL/功能级：用可综合的Verilog模块表示
门级/结构级：用实例引用的Verilog模块表示
版图布局/物理级：用几何形状来表示

简单的 Verilog HDL 模块
下面先介绍几个简单的Verilog HDL程序,然后从中分析Verilog HDL程序的特性。
例[2.1.1]: module  adder ( count,sum,a,b,cin );
                  input [2:0] a,b;
                  input cin;
                  output  count;
                  output [2:0] sum;
                     assign {count,sum}=a+b+cin;
                  endmodule
这个例子描述了一个三位的加法器。从例子中可以看出整个Verilog HDL程序是嵌套在module和endmodule声明语句里的。
例[2.1.2]：
module compare ( equal,a,b );
output  equal;       //声明输出信号equal
input [1:0] a,b;       //声明输入信号a,b
assign  equal=（a==b）？1：0;
   /*如果两个输入信号相等,输出为1。否则为0*/
endmodule
这个程序描述了一个比较器.在这个程序中,/*........*/和//.........表示注释部分,注释只是为了方便程序员理解程序,对编译是不起作用的。

jack_are · 发表于 2022-8-10 10:29

very good. 这东西好啊

名字好听吗 · 发表于 2022-8-10 13:06

谢谢LZ分享那么好的东西。

帐号		自动登录	找回密码
密码			注册

Verilog HDL基础语法入门

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1