找回密码
 注册
关于网站域名变更的通知
查看: 118|回复: 2
打印 上一主题 下一主题

Intel 224G高速FPGA封装和板级设计

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-8-9 10:17 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
高性能FPGA为下一代光传输网络、网络功能虚拟化 (NFV)、企业网络、云服务提供商和高带宽至关重要的5G网络应用提供必不可少的连接解决方​​案。高带宽与更快数据速率的结合使架构能够扩展到 100G、200G、400G 和 800G 交付速度。随着数据速率的不断提高,性能、延迟和功耗的优化变得越来越具有挑战性。 本文介绍了 224G BGA 封装和电路板设计中的信号完整性挑战,并提出了实现健康 224G 的关键支持解决方案平台设计。 224G 设计挑战包括高阶模式传播和色散、平面谐振、传输损耗、串扰、多反射和对 PCB 分线友好的封装 BGA 球图案设计。在这项工作中,一个 224G 封装和 PCB 分线设计进行实践以演示如何应对这些挑战。 当系统工作频率达到或超过 BGA 封装的截止频率时,高阶模式会在封装中并沿通道传播,导致能量扩散、色散和ISI(Inter Symbol InteRFerence)。在这项工作中,首先研究了截止频率与 BGA 球间距的关系,以及传输损耗与球间距和球几何形状的关系,结果可用于指导 BGA 球间距的选择消除不同数据速率应用的高阶模式传播。然后引入了局部跳过层技术,并提供了几种生产友好的设计配置提出可以在相同的介电材料和铜表面粗糙度的情况下将传输损耗进一步降低近一半。同时,这种方法不会影响高性能高密度 FPGA 封装和板设计中的存储器 IO 或电源布线。 与能量损失相关的是多层封装和板结构中不需要的平面谐振如果没有执行适当的平面拼接架构。
7 d3 x6 e  h7 w* ~
; ]; S; i1 }& T2 z+ R' U了解 BGA 封装中的高阶模式传播
2 F  U& `( [3 U224G 预见了许多在当前大多数收发器封装和电路板设计中尚未揭示或考虑的设计挑战。例如,BGA 焊球间距与截止频率和支持的高阶模式传播有关,但是在分析 BGA 封装中的高阶模式传播方面没有看到太多工作,因为当前的收发器数据速率尚未确定高到足以达到大多数 BGA 封装的截止频率。用于高速信号传输的典型 BGA 焊球排列由形成差分信号对的中心信号焊球构成,周围环绕着用作公共返回路径的接地焊球. 这形成了同轴连接器/电缆状模式,其中 BGA 焊球间距需要以这样的方式设计,即高阶模式的截止频率远高于工作频率,因为基模传播开始滚降当工作频率接近高阶模式的截止频率时,会显着增加。图显示了不同 BGA 球间距的一阶高阶模式的截止频率。可以很好地观察到Imm球间距的截止频率在58GHz左右,非常接近224G PAM4 Nyquist频率。较小的BGA球间距倾向于将截止频率推向更高的端,例如72GHz左右,0.8毫米球间距。更小的 BGA 焊球间距也表现出更平坦的群延迟与频率的关系,这表明色散更小,如图 2 所示:3 H- ^$ O/ U3 v+ c' V9 Z, _( k
  o. C& i) R8 l5 L2 S
当封装安装在PCB上时,在频率达到BGA截止频率之前,封装PCB过渡损耗可能开始显着下降。图3描绘了1mm间距和0.5mm间距BGA封装在3毫米板上具有PCB过渡的插入损耗比较。 与56GHz时的0.5mm对应物相比,1mm间距BGA表现出约5dB的损耗降低,并且其第二高阶模式在 90GHz 左右开始发挥作用。 然而,在高达 100GHz 的模拟频率范围内,0.5mm 球间距封装设计中没有发现明显的缺口,因为其截止频率超过 100GHz。
4 Z0 Y: \& |  o/ a$ d& F; O
# N* I3 K1 Q% c8 g! D: X跳过层设计以解决与频率相关的封装损耗- V% `; v# q0 l+ i
频率相关的介电损耗和导体损耗是 224G 传输系统的瓶颈。 IC 封装充当低通滤波器,在发送端和接收端衰减信号。封装中的信号衰减或能量损耗主要是由频率相关的介电损耗和导体损耗引起的。介电损耗与频率成正比,而由于趋肤效应,导体损耗与频率的平方根成正比。因此,当频率变高时,低损耗介电材料和光滑的铜粗糙度对于降低传输损耗至关重要。然而,开发低损耗材料和先进的铜表面处理成本高昂并且有其物理限制。即使采用当今一流的低损耗材料和铜表面粗糙度,传输损耗仍可能是 224G 信号完整性的一个选通因素。降低传输损耗的另一种方法是使用厚电介质。信号当一些传播能量存储(损失)在电介质中时,就会发生插入损耗。电介质中存储的能量与信号走线与其返回路径之间的电场(E场)成正比,E场与电介质厚度成反比(能量损耗αx E2,(E=V/)),因此,能量损失与电介质厚度成反比,这就是为什么厚电介质有助于减少能量损失的机制。同时,增加信号走线宽度以保持所需的特性阻抗,这也有助于降低传输损耗。然而,厚电介质不利于电源布线,因为电源平面需要其接地平面尽可能靠近它。厚电介质还会加剧高密度存储器 IO 的串扰。这些因素与使用厚电介质来减少高速信号损失的努力相矛盾。
) s; s3 S! e- i: i6 G! \

Intel 224G高速FPGA封装和板级设计.pdf

2.2 MB, 下载次数: 2, 下载积分: 威望 -5

该用户从未签到

2#
发表于 2022-8-9 13:13 | 只看该作者
谢谢分享,下载研究一下。

该用户从未签到

3#
发表于 2022-8-9 14:13 | 只看该作者
谢谢LZ分享那么好的东西。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-22 08:56 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表