本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA jtag烧写概率失败是由什么原因导致的？
返回列表 发新帖
查看: 167|回复: 3
打印 上一主题 下一主题

FPGA jtag烧写概率失败是由什么原因导致的？

[复制链接]
li205212021

该用户从未签到
跳转到指定楼层
1#
发表于 2022-8-5 15:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
FPGA jtag烧写概率失败是由什么原因导致的？3 x8 B% N0 {# V8 m& E

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
someone
  • TA的每日心情
    开心
    2022-1-29 15:05

    • 签到天数: 2 天

    [LV.1]初来乍到
    2#
    发表于 2022-8-5 16:49 | 只看该作者
    驱动出现了问题

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    qian211111
  • TA的每日心情
    开心
    2022-1-21 15:22

    • 签到天数: 1 天

    [LV.1]初来乍到
    3#
    发表于 2022-8-5 16:58 | 只看该作者
    我们经常为了方便，随意插拔JTAG下载口，在多数情况下不会发生任何问题。仍然有很小的概率因为热插拔而产生的JTAG口的静电和浪涌，最终导致FPGA管脚的击穿。: W$ t! j8 w# T/ B  U0 U/ w" L

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    replace
  • TA的每日心情
    开心
    2022-1-21 15:21

    • 签到天数: 1 天

    [LV.1]初来乍到
    4#
    发表于 2022-8-5 17:04 | 只看该作者
    大家尽量按照以下步骤进行板子和下载线的上电、下电顺序：
    % o5 k1 }  {! J上电顺序：' D" \8 P3 @* e; A7 ~0 q- @
    1、在FPGA板子断电的情况下，插上JTAG下载线接口: Z9 }3 O0 L, H- L# K- `, ^( E+ Q
    2、插上USB Blaster或者ByteBlasterII的电缆5 r: X" z/ y4 F/ |; ~4 j
    3、插上FPGA板子的电源3 Y2 l( Q! i0 H* D& S
    下电顺序：
    - o! D5 y; [. V& F) G) e# K/ V% p; N1、断开FPGA板子的电源+ r  [0 s% H3 o& ^/ ~
    2、断开USB Blaster或者ByteBlasterII的电缆
    & a, X" r2 `( ?- E# ?& h# O3、断开JTAG下载线接口。

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-6 19:04 , Processed in 0.140625 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表