问一个CYCLONE III时钟输出驱动DA芯片的问题

mengzhuhao

问一个CYCLONE III时钟输出驱动DA芯片的问题


; r+ Q. n; U) o7 M/ e: w& Y
想用CYCLONE III产生一个100Mhz的时钟信号给一款12BIT的DA芯片

6 t/ T0 e4 _" W* j* O使用CYCLONE III内部的PLL CLK时钟专用管脚输出是否可以输出比较稳定频率的时钟？



& |+ q) G( e% _, |% E由于驱动DA芯片的接口包括时钟管脚、12位数据管脚于几个控制管脚

: n2 `% x9 H0 \5 h1 e) `
" Q- K; Q3 w! @/ N) f( }% J
这个方面之前没接触过，那位有经验的朋友可以说说大致如何做比较好？



% V' e, z. `/ l6 k在使用PLL CLK专用时钟输出管脚是不是使用P级，有哪些注意事项么？
* }) m2 M+ c* r+ ^