TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
问一个CYCLONE III时钟输出驱动DA芯片的问题& ^7 B/ X( B4 J/ Z
0 e- \, p- R( U v' \% ^4 x
* `* S$ [, H3 S: g+ d; a3 z4 ~ S8 I' e
想用CYCLONE III产生一个100Mhz的时钟信号给一款12BIT的DA芯片2 f$ z6 }/ u! X
- w4 m1 S% ~* }4 s
使用CYCLONE III内部的PLL CLK时钟专用管脚输出是否可以输出比较稳定频率的时钟？" q- M( v8 q& `
( r& c3 `6 z0 w. H4 n6 L6 ]
7 T$ T, P" y" W
: l7 ?( w4 e. K( R; Q9 d2 ~" d8 f% X由于驱动DA芯片的接口包括时钟管脚、12位数据管脚于几个控制管脚
" f- C0 ?3 Y8 R6 n0 U# k4 l8 a& ]' _8 G2 \4 R, j. w3 Z# \
a6 D$ @* ] ?. O2 B& J* U
( H, U6 n. ?# ^( h0 B( {/ K/ W这个方面之前没接触过，那位有经验的朋友可以说说大致如何做比较好？. [' N6 o6 t' }/ `* k2 u2 n4 F6 z
/ I7 y2 q5 Z3 \! m
# j- q& c5 D' x8 Y. _4 V
: L9 P* Z1 c. E* {6 a/ N; Y在使用PLL CLK专用时钟输出管脚是不是使用P级，有哪些注意事项么？) f- l* z1 C! E- S7 A& ~ H
|
|
[复制链接]
/1 
发表于 2011-11-9 09:51
收藏
淘帖
支持！
反对！