|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 dragongfly 于 2022-7-20 09:57 编辑
l8 l( f; k" b" Z- v+ i" p3 I! y0 F" M r' G
Xilinx 7系列FPGA收发器向导自动执行创建HDL封装器的任务，以配置Artix-7、Kintex™-7 和 Virtex®-7 FPGA 中的高速串行收发器。菜单驱动的界面允许用户配置一个或多个 更多收发器使用适用于流行行业标准的预定义模板，或通过使用自定义模板来支持各种自定义协议。 该向导生成一个包装器、一个示例设计和一个测试平台，用于快速集成和验证串行接口与您的自定义功能。向导生成一个包装器，为自定义应用程序实例化一个或多个正确配置的收发器。( { x& ~5 v: S& R; o1 F
/ ?+ O7 ?6 v4 s" a1 H# e) s% T% U$ h
特征: H+ c0 @) {9 ^# U
• 创建定制的 HDL 封装器来配置 Kintex-7 和 Virtex-7 FPGA 中的收发器
- D5 T# A. C' Z% y+ z• 预定义模板自动化行业标准协议的收发器配置。GTX 收发器支持：- h7 {+ ^/ c9 a
- 通用分组无线接口 (CPRI™)：0.6、1.2、2.4、3.072、4.9、6.144 和 9.83 Gb/s
( z) e( i7 P( R* j2 i* d# s' q- OC-48：2.488 Gb/s
6 p6 @( M4 l4 z0 f- OC-192：9.956 Gb/s
$ [4 G; l1 E5 m" \3 ]7 C- 千兆以太网：1.25 Gb/s
% \) M& L" _! \- 极光 64B/66B：12.5 Gb/s
) ~- l, |& ?* Z- 极光 8B/10B：6.6 Gb/s/ R8 S1 O1 Z0 k# e& t7 d
- PCI Express® Gen1：2.5 Gb/s
X* G- m3 e6 P2 G& a; c- PCI Express Gen2：5 Gb/s; N' @3 e( Q6 U" A
- 显示端口：1.620、2.7、5.4 Gb/s0 w+ d2 w6 d* C3 ~3 E% b) U
- 10GBASE-R：10.3125 Gb/s
7 v8 A" ~6 K0 |8 h& T' H- 因特拉肯：4.25、5.0、6.25 Gb/s0 t8 m8 U. |3 S' _7 |
- 开放基站架构计划 (OBSAI)：3.072 Gb/s
) [' b0 t- D( p, |: g- OBSAI：6.144 Gb/s8 o% m2 U4 W: _( V; r% W
- 10 Gb 连接单元 (XAUI)：3.125 Gb/s' w' z4 ^8 F5 k ?6 J
- 10 Gb 精简连接单元 (RXAUI)：6.25 Gb/s
6 C' Y8 H1 S9 q4 g9 C; |( H- 串行 RapidIO Gen1：1.25、2.5、3.125 Gb/s" ^7 D$ _, g9 G
- 串行 RapidIO Gen2：5.0、6.25 Gb/s: a4 _* Z( Y$ `. `
- JESD204：3.0、6.0 Gb/s, I- n% q5 {5 D; i c+ [5 u
- 100 Gb 连接单元接口 (CAUI)：10.3125 Gb/s/ a+ s' f) t4 p
- 10GBASE-KR：10.3125 Gb/s* F2 u0 i5 g% c
- 通用电气接口 (CEI) 6G-SR：4.976–6.375 Gb/s
6 C$ ?3 m# Q* j/ Z- 40 Gb 连接单元接口 (XLAUI)：10.3125 Gb/s; } H0 f& `7 Y1 z( v& t6 V
- 四路串行千兆媒体独立接口 (QSGMII)：5 Gb/s9 g0 ]% o' u$ x% ~+ f r ]
- 高清串行数字接口 (HD-SDI)/3 Gb/s
0 d+ }/ Q0 u G( a. ^: L串行数字接口 (3G-SDI)：1.485/2.97 Gb/s" E, v" s2 L0 O4 p0 U2 Z
: k# |& X7 `/ I: d# x; w |
|
/1 
发表于 2022-7-19 10:12
收藏
淘帖
支持！
反对！