|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
1.收发器共享资源概述
! X% I& i( }7 ?收发器共享资源除了图1 Quad内所红色标记的三种外，还包括复位和初始化、电源关电、回环测试、动态配置端口和数字监控器五部分结构。图1中显示了时钟相关结构的输入输出信号流向。
6 m7 Q5 R5 M# l- x8 V4 s
& E, ]2 u1 s7 o7 K- l/ n
5 B) D# [, w \' G( m R2.收发器共享资源使用
& `, O$ g* x" p6 o2.1输入参考时钟结构4 o P4 ?5 p3 z# g& X% p
输入参考时钟结构如图2所示。Xilinx FPGA基本都是采用端口（Port）和属性（Attribute）实现参数化组件控制。输入参考时钟必须通过IBUFDS_GTE2原句才能使用，这一点在图1所示的结构中可以看到。图3给出了使用GTX收发器时例化IBUFDS_GTE2的例子。例子中并没有显示原句的属性参数，这是因为该原句的属性均为预留，无需用户设置。
; ?- t' ^8 B. ?- l: A6 F: t
! n8 n+ c5 R4 ?- @# U' s( |3 Y# {2 T( }( P) C
2.2参考时钟选择及分配结构
% e+ r, K% {5 M( S5 I+ Z4 j9 Y下图显示了GTXE2_COMMON参考时钟选择器结构，图中我们可看到每路时钟的来源：来自IBUFDS_GTXE2、Q（n-1）以及Q（n+1）。% G+ Y% l5 Q) E, m" ~/ e
2 H4 \8 t" L' g& R- t/ P
那么这些时钟，在项目开发时又是如何选择的呢？在图5和图6中我们看到如何进行这些时钟的选择。图5中选择来自IBUFDS_GTXE2的参考时钟作为GTX收发器参考时钟。
" R. ~3 U( y/ o5 G, |) \' v& D
' g# O* a9 c; h- G同样，对于该组件Xilinx FPGA也是采用端口和属性来进行参数化控制。我们在项目开发时通常采用Xilinx提供的收发器向导通过GUI图形界面方式来实现控制，而不是通过繁琐的的输入参数来实现。当我们通过GUI实现参数配置后，软件在生成源码文件时自动回帮我们生成好。0 V! j$ l* M0 q+ l: a, ?
" B, i- G' _3 N4 s0 s7 l
5 n+ F1 ~" e1 f9 ]0 L* T$ C/ R
|
|
[复制链接]
/1 
发表于 2022-6-24 10:01
收藏
淘帖
支持！
反对！