滤波电容如何布线能减小干扰

we_happiness

图中的三个元件 左--->右 依次是 vin ，滤波电容（C)，负载RL
为降低滤波电容的ESL，引线长度尽量短。a图走线，与b图走线，大家感觉哪一个正确？
5 H3 J; f# v& @4 e

peerless2021

如果是SMD 电容，将封装做成4只脚，滤波最干净。

hfiwioq

滤波电容,就具有抗干扰作用.   这种走线往往难以达到的,  而地线也不会这么简单
& a& ~- ?+ |0 a* O% K! t& J

we_happiness

peerless2021 发表于 2022-6-22 14:39
如果是SMD 电容，将封装做成4只脚，滤波最干净。

a,b两个电路图哪一个是正确的，我感觉资料描述，和配的电路图描述是冲突的
8 o- f/ r4 x( g! w

aid4her

A走线，电容ESL大。但是电源走线的特征阻抗也大。一般辐射大，但不是绝对的
B走线,电容ESL小。但是电源走线的特征阻抗也小。一般辐射小。
2 w& t7 G. I- }3 v很难说谁一定好。  看具体EMC指标更加偏好哪一个。