是不是在CPLD里面无法实现RAM结构？

MrL1

是不是在cpld里面无法实现RAM结构？

oewqe

目前的成熟的cpld应用产品（altera,xilinx）中由于除了基本逻辑资源之外，还有很多LPM（library of parameterized model），简单说，也就是有现成的RAM，PLL，ROM可进行宏调用，显然是可以实现RAM功能的

芦根苏木

5 m* w( @4 c# ~$ M( C' H, U, D0 E! D
! ]% x) B( P/ Z' g4 r2 P# [PLD（programmable logic device，此处是指只有）的逻辑资源是基于乘积项实现的。且输入和输出在同一回路，只能诸如f=f（a,b,c）这种给定逻辑。即单用乘积项只能实现ROM，cpld中可用与或门电路（乘积项）实现寻址，级联D触发器实现数据存储。（1bit rom）。而不能实现RAM。
# \5 r1 {6 N- B
RAM其原理是输入地址，得到相应地址数据。在架构层面上来看的话，其数据通路和地址通路是正交的，而单用乘积项是无法实现两此种两类输入。
2 d" |8 C+ ]+ S3 K1 W5 ]
+ M( f- ^, q3 P2 K5 W& X

理论的

1：SPLD，它大概包括以下三种：PLA，（PLA由可编程与或阵列组成）之后是PAL器件（它也是由与或阵列组成，但是只有它的AND阵列可编程，之所以这样做是因为它可以变得变得比PLA更快，但在一定程度上伤逝了一定的灵活性），接下来是GAL器件，不同于PAL和PLA（他们基于熔丝或者反熔丝的OTP片子），GAL采用PROM结构，这使他真正实现了可重复编程。
3 f1 k# L5 R  [  ^, q2：CPLD：CPLD是在SPLD基础上加大规模，把许多SPLD单元（PLA,PAL,或者GAL单元）网格排列在一起，在他们之间插上可编程互联线，可编程IO,和其他附属逻辑，构成了复杂可编程器件，于是得到CPLD这个称谓。
& w6 B! x9 n. O4 L7 r, v+ B$ d, O3：FPGA与CPLD的不同有很多地方，最突出的应该是FPGA在本质结构上有别于PLD器件，它采用了全新的结构查找表，也就是LUT，这个和基于乘积项（实际上就是与或阵列）的PLD器件是本质的区别。这里简单的说一句，配置FPGA实际上是配置SRAM的值，而配置CPLD实际上是对与或阵列进行编程，当然还有其他的逻辑。还有其他FPGA与PLD的区别，已经是烂熟了，在此不作赘述。
4：EPLD可擦除可编辑逻辑器件是一类器件的总称，不管是电檫除或者紫外线可擦除器件都可以称作EPLD，主要是GAL，CPLD。
* k2 T* \) @* G& l- `  b8 P