找回密码
 注册
关于网站域名变更的通知
查看: 228|回复: 4
打印 上一主题 下一主题

FPGA I/O引脚直连 有没有延迟?

[复制链接]
  • TA的每日心情
    开心
    2022-1-24 15:10
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2022-5-19 13:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    将任意两个I/O引脚直连,中间不接缓冲器,有没有延迟? 中间连接一个反相器与连接三个反相器的延迟应该相差3倍,为什么仿真结果延迟是一样的?我是新手,求解答,谢谢!系统是默认设置的。
    & Y5 [9 n( c/ k. o5 [0 m

    该用户从未签到

    2#
    发表于 2022-5-19 15:10 | 只看该作者
    说明是有延时+ E- {/ Z& v% V- H( v
    与I/O端口分配到引脚的模式有关吧
  • TA的每日心情
    开心
    2022-1-21 15:08
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2022-5-19 15:30 | 只看该作者
    外部的延迟不属于仿真软件负责范围,若真要考虑延迟,需要你自己给出延迟。

    该用户从未签到

    4#
    发表于 2022-5-19 16:43 | 只看该作者
    信号经过传输线都需要花时间的,都有时延,信号传输快,时延很小也是有的,比如RS485和RS232线太长了信号就传不到了,超过一定距离无法通信

    该用户从未签到

    5#
    发表于 2022-5-19 19:07 | 只看该作者
    你说的是逻辑上实现assign a=b;
    % ~5 \1 X# b5 i还是layout上将两个PIN连接起来。
    ' z& k9 u0 J# ?* N如果是逻辑实现,我一般不考虑延时。
    0 u( P; q7 O, V1 p' f- B如果是layout的问题,就要看线有多长。但是一般只有高速信号考虑。
    # h' h3 v7 w7 `' k" H+ B, B' ]3 b8 m" ^/ S
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-7 03:47 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表