fpga如何实现循环前缀

MrL1

就是一段串行输出数字，想把后面的一段提前，作为循环前缀，
用vhdl怎么样编写代码
# P5 \' S9 R$ P  {8 V* N或者用什么理念。
! K* O/ K# o0 c% ~6 W- m5 D9 c, R* {

oewqe

就是设个寄存器啊，不知道你具体是要实现啥样的，比如array【7：0】，将它的后三位提前不就是array<={ array[2:0],array[7:3] }.....

dsgh

再看看别人是怎么说的
- ~: }" Y1 `% h0 k

理论的

同问，求结果

rergr

看一楼说的应该还可以吧
) U, A5 t7 H, _) b! f/ S+ M