找回密码
 注册
关于网站域名变更的通知
查看: 156|回复: 3
打印 上一主题 下一主题

Verilog用FPGA编程

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-5-7 11:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Verilog用FPGA编程,LED灯的速度变慢原来的1/30 ]& O' C8 n4 A4 o8 y$ Z  _$ L" D

该用户从未签到

2#
发表于 2022-5-7 13:16 | 只看该作者
不需要分析什么程序
, }$ M; B' l! k: D+ C( U

该用户从未签到

3#
发表于 2022-5-7 13:58 | 只看该作者
FPGA里面的输入输出都是以FPGA的芯片为第一人称来讲的。只要记住就可以了。。
3 W6 e7 ~# s* P7 f6 u通俗讲就是芯片内部往外输出信号就是output,外面的信号往芯片内部输入就是input。
2 A- x8 @! s/ Z, ~+ y- B举个例子,你的主时钟50MHZ,是在芯片外面的晶振把信号输入进来,所以clk就是input。1 u3 v+ m4 j' j9 u7 Y' v
外围的ic器件的分析都是一样的。  e- U2 w7 ~. \6 B/ k2 }

该用户从未签到

4#
发表于 2022-5-7 14:26 | 只看该作者
一个模块例化另一模块,高层模块可改变低层模块用parameter定义的数值(不能改变localparam的数值),采用以下两种方式:% C. r# R; X- r1 ~7 ^
defparam 重定义参数(rtl编程不常见 工厂提供的库文件常见)
. b1 C; v7 [: X; l2 v实例化传递参数(rtl编程常见)5 s* I( W9 i1 z) e+ ?8 r
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-7 05:44 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表