CPLD和FPGA和DSP有何区别？速度最快的是哪种？

choose521

如果要输出1ns的高电平，1ns的低电平，也就是周期为2ns的占空比50%的方波信号，用cpld/FPGA/DSP如何做？

oewqe

CPLD速度最快。
4 n- T3 h2 F7 L& ^
  K6 j' L" ]7 `1 W1 f! ?4 n) a' Q9 oFPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。

1 ?( p: C4 B3 N9 m( bDSP主要用来计算，计算功能很强悍，一般嵌入式芯片用来控制，而DSP用来计算，譬如一般手机有一个arm芯片，主要用来跑界面，应用程序，DSP可能有两个，adsp,mdsp，或一个，主要是加密解密，调制解调等。
+ j8 ~; F/ \7 Y- g
7 [. L# i; [+ x+ D. m% p- R: O5 `CPLD是属於粗粒结构的可编程逻辑器件。它具有丰富的逻辑资源(即逻辑门与寄存器的比例高)和高度灵活的路由资源。CPLD的路由是连接在一起的,而FPGA的路由是分割开的。FPGA可能更灵活,但包括很多跳线,因此速度较CPLD慢。
$ b1 h1 G- v$ r7 ?/ r6 J4 j8 u  y

mqerew

好像这个没有必要用到上述任何一种器件吧.... （初步猜测你是想做激光测距仪）
3 _5 o$ C/ N4 q你描述的只是一个普通的时钟信号，T=2ns F=500Mhz。用晶振+PLL就可以了，或者专门做的高频晶振。
# i% d5 M4 Y- q, @4 E不过一般不会做到你想象中的“方波”信号，而是一个类正弦波。
7 _) C) {1 i$ T& S) Z

ESCAPE

CPLD以群阵列（array of clusters）的形式排列,由水平和垂直路由通道连接起来。这些路由通道把信号送到器件的引脚上或者传进来,并且把CPLD内部的逻辑群连接起来。