做流片ASIC和做FPGA的RTL 设计之间有什么不同吗？

choose521

做流片ASIC和做FPGA的RTL 设计之间有什么不同吗？
% F8 [3 U  p1 w3 s" J* X

oewqe

ASIC前端需要考虑的东西更多，你的估计是对的。除此之外还有DFT设计等方面，的确ASIC前端要比FPGA更难。
2 V/ v3 {# C; v! }- o  x

mqerew

大致相同的

ESCAPE

比方对于状态机的实现，Asic就比较青睐格雷码，而Fpga则倾向于独热码。为什么呢？这是因为格雷码状态少，所以Asic实现时所需要的寄存器就少，资源就比较少；独热码的状态虽然多，但相应的组合逻辑少，而在Fpga实现时，主要受限于组合逻辑的之间的互连。
9 l) ]  B+ F* }+ u7 ~9 J再有，Fpga多半会调用Fpga厂商提供的ip，而Asic可能都要自己设计，虽然SoC那么火，基于ip的设计
7 {4 i* [8 R1 d* w0 B) o